Este documento describe varias técnicas de multiplexación digital utilizadas en telecomunicaciones, incluyendo multiplexación jerárquica, líneas de abonado digital (DSL), red digital de servicios integrados (ISDN), red óptica síncrona (SONET) y códigos de detección y corrección de errores como repetición y paridad. Explica conceptos clave como multiplexores, tasas de bits, espectros y estructuras de multiplexación para integrar voz, video, datos y otros servicios a través de canales de comunicación.

1. REPÚBLICA BOLIVARIANA DE VENEZUELA
MINISTERIO DEL PODER POPULAR PARA LA DEFENSA
UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
DE LA FUERZA ARMADA
UNEFA
NÚCLEO CARABOBO – EXTENSIÓN GUACARA
Sección: G-003-N
Ing. de Telecomunicaciones
Guacara, Julio del 2010

2. Multiplexado digital
Multiplexación de señales analógicas se discutió previamente en el marco de frecuencia
división partida y el tiempo de la multiplexación por división. Si bien esas mismas
técnicas podrían ser aplicado a las formas de onda que representan señales digitales,
ganamos una mayor eficiencia y aprovechando la flexibilidad de la propia naturaleza de
una señal digital como secuencia de símbolos. Es similar a la multiplexación por
división de tiempo, pero libre de las rígidas limitaciones de periódicos la preservación
de muestreo y de forma de onda. Más profundamente, sin embargo, la revolución digital
también ha eliminado las distinciones entre los diversos servicios de
telecomunicaciones como teléfono, televisión, y el Internet. En cambio, la voz, la
información de vídeo, gráfico o texto codificados, o digitalizados, y simplemente se
convierte en datos para ser multiplexados con otros datos y luego transmitidos a través
de un canal disponible. Ya no importa si o no los datos proceden de una voz o imagen,
es todos los datos justo. En esta sección queremos examinar en primer lugar los
conceptos generales y los problemas de multiplexación digital. Las señales que se
multiplexado puede haber venido de datos digitales las fuentes o de fuentes analógicas
que han sido codificados digitalmente.
Multiplexores y jerarquías
Las facilidades de transmisión son caras y, a menudo, dos equipos terminales de datos
que se comunican por cables coaxiales, enlaces por microondas, o satélite, no utilizan la
capacidad total del canal, desperdiciando parte de la anchura de banda disponible. Este
problema se soluciona mediante unos equipos denominados multiplexores, que reparten
el uso del medio de transmisión en varios canales independientes que permiten accesos
simultáneos a los usuarios, siendo totalmente transparente a los datos transmitidos.
En un extremo, los multiplexores son equipos que reciben varias secuencias de datos de
baja velocidad y las transforman en una única secuencia de datos de alta velocidad, que
se transmiten hacia un lugar remoto. En dicho lugar, otro multiplexor realiza la

3. operación inversa obteniendo de nuevo los flujos de datos de baja velocidad originales.
A esta función se la denomina de multiplexor. Un multiplexor binario (MUX) se une
bits de entrada de diferentes fuentes en una sola señal para la transmisión a través de un
sistema de comunicación digital. En otras palabras, un MUX divide la capacidad del
sistema entre varios pares de terminales de entrada y de salida. La señal multiplexada
consiste de dígitos fuentes intercaladas bit a bit o en agrupaciones de bits (palabras o
caracteres). De multiplexación éxito en el destino exige una cuidadosamente construida
con una velocidad constante. Con este fin, un MUX por lo general deben realizar las
cuatro operaciones funcionales:
1. Establecer un marco como el intervalo de tiempo más pequeño que contiene al menos
un poco de cada entrada.
2. Asignar a cada entrada de un número de franjas horarias poco único dentro de un
marco.
3. Inserte bits de control para la identificación del marco y la sincronización.
4. Hacer cuenta las posibles variaciones de las tasas de bit de entrada.
Variación de velocidad de bits plantea el problema de diseños más irritantes en la
práctica, y conduce a tres grandes categorías de multiplexores. Multiplexores síncronos
se utilizan cuando un reloj maestro gobierna todas las fuentes, eliminando así la tasa de
bits variaciones. Sistemas de multiplexación síncrona alcanzar los mayor eficiencia de
procesamiento, sino que requiere medidas elaboradas para la distribución de la señal
master-reloj. Multiplexores asíncronos se utilizan para las fuentes de datos digitales que
operan en un modo, producir ráfagas de caracteres con espaciado variable entre ráfagas.
AT & T jerarquía en América del Norte y Japón, y la CCIT jerarquía en Europa. (CCIT
significa Consultivo Internacional de Telégrafos y Teléfono Comité de la Unión
Internacional de Telecomunicaciones.) Tanto las jerarquías se basan en una voz de 64
kbps Unidad de NLP, y tienen el mismo esquema estructural. El tercer nivel está
dirigido sólo a los propósitos de multiplexación mientras que los otros tres niveles se

4. han diseñado para la transmisión punto a punto, así como multiplexación. Los
parámetros de la AT & T y las jerarquías CCIT se enumeran.
Multiplexación jerarquía de las telecomunicaciones digitales
Esquema de multiplexado en Líneas de suscripción digital (DSL),
El teléfono viejo y simple o POT ya no se usa sólo para señales de voz analógica. Lo
que se ha convertido en el canal para la computadora, fax, vídeo y otros datos digitales.
Con el estándar sólo de voz de líneas telefónicas, la "última milla" de conexión entre el
teléfono al cliente y la oficina central (CO) se compone de un par trenzado de cable que
alimenta a una POT tarjeta de línea situado en la CO La tarjeta POT interfaces de la
línea de voz a un DSO señal conectada con el resto de la red telefónica. Mientras que el
par trenzado de cables puede ser capaz de llevar las señales de hasta 30 MHz, la tarjeta
es POT diseñado para señales de voz, y por lo tanto el ancho de banda está limitado a
3,2 kHz. Si el interfaz de la computadora se realiza mediante un módem (modulador /
demodulador), la tasa de datos es limitado a 30 kbps o, en algunos casos, hasta 56 kbps.
Esto no es aceptable para de vídeo, vídeo interactivo, y otros servicios de alta velocidad.
1. Línea de Abonado Digital Asimétrica (ADSL). Este es un sistema FDM si el cable de
par trenzado existente es compatible con tres servicios: (a) POTES, (b) 640 kbps de

5. datos digitales de suscriptor de CO (aguas arriba), y (c) 6,144 Mbps digitales datos de
las emisiones de CO al suscriptor. El sistema ADSL se muestra en la
La figura. 12,54 con su espectro correspondiente se muestra en la figura. 12.5-5.
2. Alta velocidad de la línea de abonado digital (HDSL). Consta de uno a tres pares
trenzados de cable para transmitir y recibir datos digitales desde 1,544 hasta 2,048
Mbps.
3. Línea de Abonado Digital Simétrica (SDSL). Se trata de un solo par trenzado versión
de HDSL y lleva desde 0,192 hasta 2,23 Mbps de datos digitales en ambas direcciones.
4. Muy alta tasa de bits Línea de abonado digital (VDSL). Un solo par trenzado línea
que puede llevar hasta 26 ó 52 Mbps en ambas direcciones.
5. Red Digital de Servicios Integrados (RDSI). Esto puede ser un trenzado cable de par
que permite una velocidad de datos de al menos 128 kbps y permite la integración de
voz, vídeo y otras fuentes de datos. Los detalles de la RDSI se considerado en la
próxima sección.
Telefónica ADSL-cable de par trenzado de interfaz

6. Espectro de una señal ADSL.
Red digital de servicios integrados (ISDN)
Es una red TDM telefónica digital que integra voz, video, computación y otras fuentes
de datos. Hay dos RDSI estructuras: Basic Rate Interface (BRT) e Interfaz de velocidad
primaria (PRI). El BRI consiste en dos B (portador) canales de 64 kbps y un 16-kbps D
(delta) del canal. Es también conocida como 2B+D. BRI es utilizado principalmente por
pequeñas empresas y residencial-d clientes Ness. En América del Norte, Japón y Corea,
el PRI tiene veintitrés de 64 kbps, canales y un canal D de 64 kbps, o 23B+D. Los
canales B y D son fullduplex (por ejemplo, ambas direcciones) y el transporte de voz,
datos informáticos, y así sucesivamente, mientras que el canal D se utiliza generalmente
para transmitir control, señalización, telemetría, o la información de conexión. Con
BRI, los dos canales B podrían llevar dos mensajes PCM de 64 kbps de voz o un
mensaje de voz de 64 kbps y un máximo de seis multiplexado de datos 9600 bps
arroyos. Debido a las tarifas de datos más rápido y canales de datos mayor, RDSI es una
alternativa al módem (modulador / demodulador) para conectarse a ordenadores
domésticos de las líneas telefónicas.
Red óptica síncrona (SONET).
También llamada SONET, es un estándar creado para la transmisión digital de grandes
cantidades de información en redes de fibra óptica mediante el uso de láser o diodos

7. emisores de luz LED. Este estándar, definido por el ANSI para la red pública de
telefonía empleada en EE.UU. a mediados de los años ochenta, fue desarrollado para
sustituir a la Jerarquía Digital Plesiócrona PDH, sistema que permite el envío de varios
canales sobre un mismo medio mediante la multiplexación.
LA DETECCIÓN DE ERRORES es la detección de errores causados por el ruido u
otras discapacidades durante la transmisión desde el transmisor al receptor.
LA CORRECCIÓN DE ERRORES es la detección de errores y la reconstrucción de
la, libre de errores de datos original.
Códigos de repetición y chequeo de paridad
El código de la repetición es extremadamente ineficaz, pues reduce la velocidad de
transmisión por tres en nuestro ejemplo original y su eficacia cae drásticamente al
aumentar el número de veces que cada bit se repite para detectar y corregir más errores.
El uso del código de bloques no lineales para detección de errores no es muy
implementado por lo tanto emplearemos el código de errores lineales para la corrección
de errores.
Otro código utilizado, consistía en repetir cada bit de datos varias veces para asegurarse
de que la transmisión era correcta. Un código con esta capacidad de reconstruir el
mensaje original en la presencia de errores se conoce como código corrector de errores.
Sin embargo, este código no puede reparar correctamente todos los errores.
La paridad de un binario palabra se dice que aun cuando la palabra contiene un número
par de unos, mientras que la paridad impar significa un número impar de unos. Las
palabras en clave para una paridad de detección de errores de verificación código se
construyen con n - 1 bits del mensaje y un bit de verificación elige de forma que todas
las palabras código tienen la misma paridad. Con n = 3 y paridad par, las palabras
código válidas son 000, 011, 101 y 110, el último bit de cada palabra es la verificación

8. de paridad. Cuando un recibió la noticia tiene paridad impar, 001 por ejemplo,
inmediatamente sabe que contiene una transmisión de errores o tres errores o, en
general, un número impar de errores. Corrección de errores no es posible porque no
sabemos dónde están los errores caen dentro de la palabra.
Por otra parte, un número par de errores conserva la paridad válido y pasa
desapercibido. Bajo la condición de un error <<1, el doble se presentan con mucha más
frecuencia de cuatro o más errores por palabra. Por lo tanto, la probabilidad de un error
no detectado en una paridad de n bits de verificación palabra clave es
Intercalado.
Una solución consiste en extender las palabras código transmiten a través de un sistema
de intercalado como se representa en esta figura
Intervalos de bits de verificación para el control de error con los errores en ráfaga
Aquí los bits de las páginas se dispersan con la línea curva que conecta el mensaje
original y la secuencia de bits de paridad en una paridad palabra. Estos bits de
verificación nos permitirá comprobar si hay errores individuales. Consideremos el caso
de un sistema que sólo puede corregir errores simples. Una ráfaga de error se produce
de tal manera que varios bits sucesivos han sido corrompidos. Si esto le sucede a la
secuencia de bits original, el sistema se vería abrumado e incapaz de corregir el
problema. Sin embargo, vamos a dicen que la explosión produce el mismo error en la
transmisión intercalada. En este caso sucesivas bits de las palabras mensaje diferente

9. han sido corrompidos. Una vez recibidas, el bit secuencia se reordena a su forma
original y luego la FEC puede corregir el defectuoso bit. Por lo tanto, nuestro único
sistema de corrección de errores es capaz de fijar varios errores.
Vectores de código y distancia de Hamming.
Una palabra de código arbitrario de n bits puede ser visualizado en un espacio n-
dimensional como un vector cuyos elementos iguales o coordenadas los bits en la
palabra código. De esta manera escribir la palabra código 101 en la fila y el vector de
notación X=101
Retrata a todos los posibles palabras código de 3 bits en forma de puntos
correspondiente a la consejos de vectores en un espacio tridimensional. Los puntos
sólidos en el inciso (a) representan el código triple repetición, mientras que en el inciso
(b) representan un código de verificación de la paridad Observe que los vectores de
código triple repetición tienen una mayor separación de la verificación de paridad-
vectores de código.

10. Esta separación, medida en términos de la distancia de Hamming, tiene relación directa
con el poder de control de errores de un código. La distancia Hamming d(X,Y) entre
dos vectores X e Y se define como igual al número de diferentes elementos.
La distancia mínima dm, de un código particular, es la menor distancia de Hamming
entre los vectores de código válido. En consecuencia, la detección de errores es siempre
posible cuando el número de errores de transmisión en una palabra en clave es inferior a
d min por lo que la errónea palabra no es un vector válido. Por el contrario, cuando el
número de errores sea igual o excede d min la palabra errónea puede corresponder a
otro vector válida y el errores no pueden ser detectados.
Sistemas ARQ. (Repetir Solicitud Automática).
Consiste en la retransmisión de la información afectada por errores. ARQ es más simple
que FEC y solo retransmite si hay errores. FEC elimina el protocolo a cambio de
complejidad en el cálculo. ARQ no permite la transmisión en tiempo real (voz y vídeo)
y se tienen las siguientes variantes:
-Alto y espera: para transmisión halfdúplex, requiere el reconocimiento de cada trama.
-Continuo ARQ con retroceso: para full-dúplex, con anulación de tramas
subsiguientes.
-ARQ Con repetición selectiva: para full-dúplex, solo retransmite la trama afectada.
FEC (Adelante De corrección de errores).
Consiste en enviar bits de paridad suficientes para reconocer la información afectada
por errores. Existe una gran cantidad de códigos del tipo FEC que permiten corregir
errores. Una comparación entre ellos se fundamenta en la relación entre la redundancia
(incremento de velocidad), reducción de BER y complejidad del hardware (número de
compuertas necesarias).

11. CÓDIGO HAMMING. El código Hamming es estudiado en detalle para luego
mencionar el resto de las variantes. Según la codificación Hamming el número de bits
de paridad P necesarios para corregir un error en una secuencia de I bits de información
debe cumplir con la desigualdad:
2P ≥1 + I + P
Los parámetros definidos son:
-Longitud del bloque N= 2M-1
-Bits de información I= M
-Distancia mínima d= 3
-Corrección de errores 1 por bloque
CODIGO CONVOLUCIONAL
Es un tipo de código de detección de errores donde:
1. Cada símbolo de m bits de información se transforma, al ser codificado, en un
símbolo de n bits, donde m/n es la tasa del código (n ≥ m)
La transformación es función de los k símbolos anteriores, donde k es la longitud d
Codificación convolucional
Para convolucionalmente codificar datos, comience con k registros de memoria , cada
uno con un poco de entrada. A menos que se especifique lo contrario, todos los
registros de memoria comenzarán con un valor de 0. El codificador ha módulo n-2
complementos (un sumador módulo 2 puede ser implementado con un único booleano
XOR puerta , donde la lógica es: 0 +0 = 0, 0 +1 = 1, 1 +0 = 1, 1 +1 = 0), y n polinomios
generadores - uno para cada sumador (ver figura abajo). Un poco m 1 se alimenta de
entrada en el registro del extremo izquierdo. Uso de los polinomios generador y los
valores existentes en los registros restantes, el codificador salidas n bits. Ahora poco
cambio de registro de todos los valores a la derecha (m 1 se mueve a m 0, m 0 se mueve a
m -1) y esperar a que el bit de entrada siguiente. Si no hay resto de bits de entrada, el
codificador continúa de salida hasta que todos los registros han vuelto al estado cero.

12. La figura a continuación es una tasa de 1 / 3 (m / n) con codificador de longitud
restricción (k), de 3. Generador de polinomios son G 1 = (1,1,1), G 2 = (0,1,1), y G 3 =
(1,0,1). Por lo tanto, se calculan los bits de salida (módulo 2) de la siguiente manera:
n 1 = m 1 + m 0 + m -1
n 2 = m 0 + m -1
n 3 m = 1 + m -1.
Img.1. Tasa de 1 / 3 no recursivo, codificador convolucional no sistemática con una
longitud de restricción 3
Distancia libre y ganancia de codificación.
Una distancia libre (d) es una mínima distancia de Hamming entre las diferentes
secuencias codificadas. Una corrección de la capacidad (t) de un código de
modulación es una serie de errores que pueden ser corregidos por el código. Se puede
calcular Como

13. Desde un código de modulación no utiliza bloques, en lugar de un flujo de bits de
procesamiento continuo, el valor de t se aplica a una cantidad de errores encuentra
relativamente cerca entre sí. Es decir, varios grupos de errores por lo general no puede
ser fijo cuando son relativamente lejos.
Distancia libre se puede interpretar Como una longitud mínima de un error "ráfaga" en
la salida de un decodificador convolucional. El hecho de que los errores se presenta
Como "explosiones" debe tenerse en cuenta al diseñar un código concatenado con un
código de modulación interior. La solución popular para este problema consiste en
intercalar los datos antes de la codificación convolucional, de modo que el bloque
exterior (por lo general Reed-Solomon ) código puede corregir la mayoría de los
errores.
Métodos de decodificación.
• Decodificación de códigos convolucionales
Varios algoritmos existen para la descodificación de los códigos convolucionales. Para
pequeños valores relativamente de k, el algoritmo de Viterbi es utilizado
universalmente, ya que proporciona máxima verosimilitud rendimiento y es altamente
paralelizable. decodificadores de Viterbi son así de fácil implementación en VLSI de
hardware y en software en las CPU con SIMD conjuntos de instrucciones.
Mayor longitud de los códigos de restricción son más práctica decodificados con
cualquiera de varios decodificación secuencial algoritmos, de los cuales el Fano
algoritmo es el más conocido. A diferencia de decodificación de Viterbi, decodificación
secuencial no es de máxima verosimilitud, pero su complejidad aumenta sólo
ligeramente con la longitud de restricción, lo que permite el uso de códigos fuerte, de
gran longitud en restricciones. Dichos códigos se utilizaron en el programa pionero de
la década de 1970 a Júpiter y Saturno, pero dio paso a más corto, decodificado códigos
de Viterbi, por lo general concatenado con grandes Reed-Salomón corrección de errores
de códigos más pronunciada que la de bits de índice de errores curva global y producir
muy baja en las tasas de error residual sin ser detectados.
Ambos Viterbi y secuencial algoritmos de decodificación retorno de carro-decisiones:
los bits que forman la palabra en clave más probable. Una medida de confianza

14. aproximada se puede añadir a cada bit por el uso del algoritmo de Viterbi suave de
salida . Máxima a posteriori (MAP) suave decisiones para cada bit se puede obtener por
el uso del algoritmo de BCJR .
• Convolucional códigos populares
Un Viterbi decodificado el código convolucional popular especialmente, usado al
menos desde el programa Voyager tiene una longitud k limitación de 7 y una tasa de r
1 / 2.
Las longitudes más largas con fuertes restricciones códigos más, pero la complejidad
del algoritmo de Viterbi aumenta exponencialmente con
• Convolucional códigos punzantes
Punción es una técnica utilizada para hacer un m / n código de tarifa de una "base" tasa
de 1 / 2 código. Se llega a él por la eliminación de algunos bits en la salida del
codificador. Los bits se eliminan de acuerdo con la punción de la matriz.
Códigos Turbo.
En teoría de la información , los códigos de turbo (originalmente en Turbocodes
francés) son una clase de alto rendimiento de corrección de errores hacia adelante
(FEC), los códigos elaborados en 1993, que fueron los primeros códigos prácticos para
abordar de cerca la capacidad del canal , el máximo teórico para el ruido del canal en la
que la comunicación sigue siendo confiable posible, y teniendo una tasa de código .
códigos de Turbo están encontrando su uso en ( el espacio profundo ) por satélite de
comunicaciones y otras aplicaciones donde los diseñadores tratan de lograr la
transferencia de información fiable sobre el ancho de banda o la latencia limitados
vínculos de comunicación con la presencia de los datos de la existencia de daños ruido.

15. Turbo códigos son en la actualidad compite con los códigos LDPC , que proporcionan
un rendimiento similar.
CÓDIGOS BLOQUE LINEALES
El codificador, de acuerdo con ciertas reglas, transforma cada mensaje entrante u, en
una palabra binaria de n bits, v, con n > k. V es lo que llamamos palabra código (o
vector código) del mensaje u. Por lo tanto, para los 2k posibles mensajes, hay 2k
palabras código. A este conjunto de 2k palabras código, se le llama Código bloque.
Para que un código bloque sea útil, las 2k palabras código deben ser distintas. En
consecuencia, tiene que haber una correspondencia uno a uno entre un mensaje u y su
palabra código v.
Una estructura que se desea que tenga un código bloque, es la linealidad. Con esta
estructura, la complejidad de la codificación se reduce enormemente, como veremos
más adelante.
Código bloque lineal: A un código bloque de longitud n y 2k palabras código se le
llama código lineal (n,k) si y sólo si sus 2k palabras código forman un subespacio k-
dimensional. De hecho, un código binario es lineal si y sólo si la suma de módulo 2 de
dos palabras código es también una palabra código. El bloque código dado en la
siguiente tabla (Tabla 1) es un código lineal (7,4). Se puede comprobar fácilmente que
la suma de dos palabras código en este código es también otra palabra código.

16. Matriz generadora: Un código lineal (n, k) está completamente definido por las k filas
de la matriz generadora G.
Ejemplo
SÍNDROME Y DETECCIÓN DE ERRORES
Consideramos un código lineal (n,k) con su matriz generadora G y su matriz de
comprobación de paridad H. Sea v una palabra código que se transmite en un canal

17. ruidoso, y r es el vector recibido a la salida del canal. Debido a que el canal es ruidoso,
r puede ser distinto de v.
Vector de error:
El vector suma de r y v es e. Los unos que aparecen en e son errores de transmisión
producidos porque el canal es ruidoso.
El receptor recibe r que es la suma de la palabra código transmitida y el vector de error.
Cuando recibe r, el decodificador debe determinar si contiene errores de transmisión. Si
se detectan errores, el decodificador intentará corregirlos (FEC) o pedirá una
retransmisión (ARQ)
Síndrome:
Cuando se recibe r, el decodificador calcula lo siguiente:
s = r HT = (s0, s1,..., sn-k-1) es el síndrome de r.
s = 0 si y sólo si r es una palabra código, y s es distinto de 0 si y sólo si r no es una
palabra código (el receptor detecta la presencia de un error). Pero, es posible que los
errores no sean detectables. Esto sucede cuando el vector de error es idéntico a una
palabra código no nula. Estos errores son errores indetectables. Como hay 2k - 1

18. palabras código no nulas, hay 2k - 1 errores indetectables. Una vez que se encuentra el
error, se considera que el vector r + e es la palabra código transmitida.
Ejemplo
Sea C (7,4) y r = (1 0 0 1 0 0 1) el vector recibido. La matriz G es:
Entonces, la matriz H es:
Por lo tanto, el síndrome es s =rHT

19. Código cíclico
Los códigos cíclicos también se llaman CRC (Códigos de Redundancia Cíclica) o
códigos polinómicas. Su uso está muy extendido porque pueden implementarse en
hardware con mucha facilidad.
Estos códigos se basan en el uso de un polinomio generador G(X) de grado r, y en el
principio de que n bits de datos binarios se pueden considerar como los coeficientes de
un polinomio de orden n-1.
Por ejemplo, los datos 10111 pueden tratarse como el polinomio x4 + x2 + x1 + x0
A estos bits de datos se le añaden r bits de redundancia de forma que el polinomio
resultante sea divisible por el polinomio generador, sin generar resto.
El receptor verificará si el polinomio recibido es divisible por G(X). Si no lo es, habrá
un error en la transmisión.