El documento trata sobre los componentes fundamentales de un ordenador y cómo procesa la información. Un ordenador se compone principalmente de una unidad central de procesamiento (CPU), memoria central y periféricos de entrada/salida. La CPU ejecuta instrucciones almacenadas en la memoria central, la cual almacena tanto programas como datos de forma temporal o permanente usando diferentes tipos de memorias como RAM y ROM.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTO 1er PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #3: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #7: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #8: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #9: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #10: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #12: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 4. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 5. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 6. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 8. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 9. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 10. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 11. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 12. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 13. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 14. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 15. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
✅ 2. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 3. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 4. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 5. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 6. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 7. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 8. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 15. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 4. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 11. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 12. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 13. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 14. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 15. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 1. (3.5%) Belwafi et Al., escribió el paper titulado “A Hardware/Software Prototype of EEG-based BCI System for Home Device Control” en donde desarrolla un Brain Computer Interface (BCI) basado en FPGA, como se muestra en la siguiente gráfica
✅ 2. ¿Cuáles de las siguientes afirmaciones NO es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 3. Indique el significado de MISD y MIMD.
✅ 4. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 5. Completar la tabla comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Dada el siguiente código que calcula el valor promedio de una señal, indicar que cambio debe realizar para obtener el valor RMS y seleccionar el valor que deberá imprimir luego de esta modificación:
✅ 7. Seleccione las descripciones que son incorrectas de los bits del registro de control status en el procesador NIOSii.
✅ 8. Seleccione las afirmaciones incorrectas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Complete utilizando las opciones el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard:
✅ 10. Seleccione las afirmaciones incorrectas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 11. Completar el siguiente cuadro:
✅ 12. Seleccione las opciones incorrectas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 13. Indique, cuáles de las siguientes afirmaciones son correctas de los registros de control ipending, cpuid y exception:
✅ 14. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 15. (3.5%) Belwafi et Al., escribió el paper titulado “A novel embedded implementation based on adaptive filter bank for brain-computer interface systems” en donde desarrolla un Brain Computer Interface (BCI) basado en filtrado dinámico de señales EEG adquiridas desde un sistema OPENBCI basado en FPGA, como se muestra en la siguiente gráfica
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 2. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 3. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 4. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 10. Una con líneas según corresponda la combinación de procesadores:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 14. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ 15. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTO 1er PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #3: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #7: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #8: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #9: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #10: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #12: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
Proyectos propuestos basados en MSS:
VALOR MÍNIMO DE 3 NÚMEROS
VALOR MÁXIMO DE 3 NÚMEROS
VALOR PROMEDIO DE 4 NÚMEROS
CONTADOR UP EN GRAY
CONTADOR DOWN EN BCD
VALIDADOR DE CLAVE DE 3 DIGITOS
SUMADOR DE 3 NUMEROS BCD
VALIDADOR DE 3 NÚMEROS ASCENDENTES
VALIDADOR DE 3 NÚMEROS DESCENDENTE
VALIDADOR DE 3 NÚMEROS MULTIPLOS DE BASE 2
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTO 1er PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #3: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #7: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #8: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #9: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #10: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #12: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN A RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 4. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 5. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 6. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 8. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 9. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 10. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 11. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 12. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 13. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 14. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 15. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
✅ 2. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 3. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 4. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 5. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 6. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 7. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 8. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 15. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 4. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 11. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 12. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 13. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 14. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 15. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 1. (3.5%) Belwafi et Al., escribió el paper titulado “A Hardware/Software Prototype of EEG-based BCI System for Home Device Control” en donde desarrolla un Brain Computer Interface (BCI) basado en FPGA, como se muestra en la siguiente gráfica
✅ 2. ¿Cuáles de las siguientes afirmaciones NO es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 3. Indique el significado de MISD y MIMD.
✅ 4. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 5. Completar la tabla comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Dada el siguiente código que calcula el valor promedio de una señal, indicar que cambio debe realizar para obtener el valor RMS y seleccionar el valor que deberá imprimir luego de esta modificación:
✅ 7. Seleccione las descripciones que son incorrectas de los bits del registro de control status en el procesador NIOSii.
✅ 8. Seleccione las afirmaciones incorrectas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Complete utilizando las opciones el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard:
✅ 10. Seleccione las afirmaciones incorrectas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 11. Completar el siguiente cuadro:
✅ 12. Seleccione las opciones incorrectas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 13. Indique, cuáles de las siguientes afirmaciones son correctas de los registros de control ipending, cpuid y exception:
✅ 14. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 15. (3.5%) Belwafi et Al., escribió el paper titulado “A novel embedded implementation based on adaptive filter bank for brain-computer interface systems” en donde desarrolla un Brain Computer Interface (BCI) basado en filtrado dinámico de señales EEG adquiridas desde un sistema OPENBCI basado en FPGA, como se muestra en la siguiente gráfica
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN D RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. De acuerdo con la siguiente figura, seleccionar la opción que describe el tipo de organización de los bloques lógicos correspondiente:
✅ 2. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 3. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 4. Escribir el código en lenguaje C que permita calcular el valor AVERAGE de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Indique cuál de las siguientes respuestas explica el significado de SIMD y MIMD:
✅ 7. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Dada la siguiente figura, colocar los nombres correctos en la tabla comparativa de tipos de procesadores NIOSii, utilizar las siguientes opciones:
✅ 10. Una con líneas según corresponda la combinación de procesadores:
✅ 11. Graficar la arquitectura que conforma una FPGA, incluir:
✅ 12. Dada las siguientes instrucciones correspondientes a las tareas realizadas por el microprocesador, graficar su arquitectura simplificada donde se muestre claramente el número de la instrucción que está siendo ejecutada.
✅ 13. Unir con líneas los elementos o tareas básicas de cada temática:
✅ 14. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ 15. (6%) M Li et Al., escribió el paper titulado “The Design of IP Core for LCD Controller Based on SOPC” en donde desarrolla un controlador para pantalla LCD utilizando un solo procesador NIOSii como se describe a continuación:
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN B RESUELTO 1er PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #3: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #7: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #8: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #9: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #10: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #12: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
Proyectos propuestos basados en MSS:
VALOR MÍNIMO DE 3 NÚMEROS
VALOR MÁXIMO DE 3 NÚMEROS
VALOR PROMEDIO DE 4 NÚMEROS
CONTADOR UP EN GRAY
CONTADOR DOWN EN BCD
VALIDADOR DE CLAVE DE 3 DIGITOS
SUMADOR DE 3 NUMEROS BCD
VALIDADOR DE 3 NÚMEROS ASCENDENTES
VALIDADOR DE 3 NÚMEROS DESCENDENTE
VALIDADOR DE 3 NÚMEROS MULTIPLOS DE BASE 2
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTA 2do PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (10%)
¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS?
✅ Problema #2: (10%)
Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ Problema #3: (5%)
¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System (RTOS)?
✅ Problema #4: (5%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
✅ Problema #5: (5%)
Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las siguientes opciones:
✅ Problema #6: (5%)
En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ Problema #7: (5%)
El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad:
✅ Problema #8: (5%)
La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, agregar los textos en las cajas de comentarios:
✅ Problema #9: (20%)
Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
✅ Problema #10: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ Problema #11: (10%)
De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de tiempo con los respectivos valores de señales desde su inicio hasta su fin:
✅ Problema #1: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ Problema #2: (10%)
Mencione 4 razones para usar un Sistema Operativo de Tiempo Real
✅ Problema #3: (10%)
Explique los siguientes parámetros del archivo freeRTOSConfig.h
✅ Problema #4: (5%)
Para el siguiente código, en donde se le pasa la responsabilidad de ejecución de las tareas vTask1 y vTask2 al Scheduler. Dibuje el diagrama de ejecución.
✅ Problema #5: (15%)
Dibuje y explique la trama de un sistema SPI
✅ Problema #6: (5%)
Explique en qué consiste el análisis de Integridad de la Señal que realizan algunas herramientas AD para diseño electrónico.
✅ Problema #7: (5%)
¿Cuáles son los componentes principales del sistema mono núcleo mostrado, para poder usar el Analizador lógico Signal Tap II?, Justifique.
✅ Problema #9: (5%)
¿Es posible declarar y usar una instancia de la herramienta In-System Memory Content Editor?, Justifique.
✅ Problema #10: (5%)
Explique las características que debe tener el código VHDL de un CORE de lógica programable.
✅ Problema #11: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 2. Indique cual es el resultado que se debe imprimir
✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 4. Indique el significado de SIMD y MIMD.
✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 7. Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 10. Completar el siguiente cuadro:
✅ 11. De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ 12. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 15. Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ 16. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 17. (2%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ 18. (2%) Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, Mejoramiento (2020 PAO 1)Victor Asanza
Problema #1: (15%) En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Indicar cuales de las siguientes afirmaciones son correctas.
Problema #2: (15%) La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232. Indicar cuales de las siguientes afirmaciones son correctas.
Problema #3: (15%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos?
Problema #4: (15%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 1er ...Victor Asanza
✅ 1. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ 2. Indique las principales diferencias entre SoC y SoPC
✅ 3. Indique cual de las siguientes características corresponden a la ALU del procesador NIOSII
✅ 4. ¿Cuáles son los factores a considerar en el diseño de sistemas empotrados?
✅ 5. Indique cuales de las funciones de los siguientes registros de propósito general del NIOSII no es la correcta.
✅ 6. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de procesadores NIOSII/f y NIOSII /e.
✅ 7. ¿Cuál de las siguientes descripciones es la correcta de los registros de control mpubase y mpuacc en el procesador NIOSII?
✅ 8. ¿Cuál es la definición correcta del Advanced Trace Bus (ATB)?
✅ 9. Indique que tabla comparativa es la correcta con respecto al bus AVALON.
✅ 10. ¿Cuál es la descripción correcta de los Thread Level Parallelism (TPL)?
Problema #1: (5%) ¿Cuáles de los siguientes enunciados son descripciones de los desafíos que deben superar los Sistemas Ciber - físicos (CPS)?
Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos?
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
Problema #4: (50%) El sistema propuesto en la Fig. 1 permite adquirir datos de forma inalámbrica desde un sensor cualquiera conectado al End Device hacia un equipo Coordinador. El equipo Coordinador puede realizar en cualquier momento la solicitud de lectura del valor analógico del sensor conectado a una de las entradas ADC del End Device. El equipo Coordinado hace una solicitud al End Device con un tiempo aleatorio que puede variar desde 15 Segundos hasta 24 horas (5760 muestras con la frecuencia de muestro del 1 dato por segundo). El equipo End Device deberá realizar un muestreo cada 15 segundos del valor analógico del sensor y deberá almacenar en memoria datos SRAM hasta el instante en que el equipo Coordinador solicite los datos almacenados. Luego de que el End Device envié los datos al Coordinador, estos datos ya no serán necesarios.
Problema #1: (10%) Indique cuáles de las siguientes afirmaciones referentes a la revolución industrial son correctas:
Problema #2: (10%) Indique cuáles de las siguientes afirmaciones referentes a la comparativa entre sistemas Multicore y Multiprocessor son correctas:
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos?
Problema #4: (10%) Indique cuáles de las siguientes afirmaciones referentes a las FPGA son correctas:
Problema #5: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas?
Problema #6: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias SRAM son ciertas?
Problema #7: (20%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
Problema #8: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias FLASH son ciertas?
Problema #9: (10%) ¿Cuáles de las siguientes afirmaciones referentes a comando GNU/Linux son ciertas?
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTA 2do PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (10%)
¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS?
✅ Problema #2: (10%)
Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:
✅ Problema #3: (5%)
¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System (RTOS)?
✅ Problema #4: (5%)
¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?
✅ Problema #5: (5%)
Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las siguientes opciones:
✅ Problema #6: (5%)
En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:
✅ Problema #7: (5%)
El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad:
✅ Problema #8: (5%)
La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232, agregar los textos en las cajas de comentarios:
✅ Problema #9: (20%)
Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
✅ Problema #10: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ Problema #11: (10%)
De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de tiempo con los respectivos valores de señales desde su inicio hasta su fin:
✅ Problema #1: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ Problema #2: (10%)
Mencione 4 razones para usar un Sistema Operativo de Tiempo Real
✅ Problema #3: (10%)
Explique los siguientes parámetros del archivo freeRTOSConfig.h
✅ Problema #4: (5%)
Para el siguiente código, en donde se le pasa la responsabilidad de ejecución de las tareas vTask1 y vTask2 al Scheduler. Dibuje el diagrama de ejecución.
✅ Problema #5: (15%)
Dibuje y explique la trama de un sistema SPI
✅ Problema #6: (5%)
Explique en qué consiste el análisis de Integridad de la Señal que realizan algunas herramientas AD para diseño electrónico.
✅ Problema #7: (5%)
¿Cuáles son los componentes principales del sistema mono núcleo mostrado, para poder usar el Analizador lógico Signal Tap II?, Justifique.
✅ Problema #9: (5%)
¿Es posible declarar y usar una instancia de la herramienta In-System Memory Content Editor?, Justifique.
✅ Problema #10: (5%)
Explique las características que debe tener el código VHDL de un CORE de lógica programable.
✅ Problema #11: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el diseño del sistema de procesador de cuatro núcleos:
✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 2. Indique cual es el resultado que se debe imprimir
✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 4. Indique el significado de SIMD y MIMD.
✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 7. Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 10. Completar el siguiente cuadro:
✅ 11. De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ 12. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 15. Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ 16. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 17. (2%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ 18. (2%) Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, Mejoramiento (2020 PAO 1)Victor Asanza
Problema #1: (15%) En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo de comunicación I2C (Inter-Integrated Circuit). Indicar cuales de las siguientes afirmaciones son correctas.
Problema #2: (15%) La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación RS-232. Indicar cuales de las siguientes afirmaciones son correctas.
Problema #3: (15%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos?
Problema #4: (15%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN C RESUELTA 1er PARCIAL (2019 1er ...Victor Asanza
✅ 1. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
✅ 2. Indique las principales diferencias entre SoC y SoPC
✅ 3. Indique cual de las siguientes características corresponden a la ALU del procesador NIOSII
✅ 4. ¿Cuáles son los factores a considerar en el diseño de sistemas empotrados?
✅ 5. Indique cuales de las funciones de los siguientes registros de propósito general del NIOSII no es la correcta.
✅ 6. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de procesadores NIOSII/f y NIOSII /e.
✅ 7. ¿Cuál de las siguientes descripciones es la correcta de los registros de control mpubase y mpuacc en el procesador NIOSII?
✅ 8. ¿Cuál es la definición correcta del Advanced Trace Bus (ATB)?
✅ 9. Indique que tabla comparativa es la correcta con respecto al bus AVALON.
✅ 10. ¿Cuál es la descripción correcta de los Thread Level Parallelism (TPL)?
Problema #1: (5%) ¿Cuáles de los siguientes enunciados son descripciones de los desafíos que deben superar los Sistemas Ciber - físicos (CPS)?
Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos?
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
Problema #4: (50%) El sistema propuesto en la Fig. 1 permite adquirir datos de forma inalámbrica desde un sensor cualquiera conectado al End Device hacia un equipo Coordinador. El equipo Coordinador puede realizar en cualquier momento la solicitud de lectura del valor analógico del sensor conectado a una de las entradas ADC del End Device. El equipo Coordinado hace una solicitud al End Device con un tiempo aleatorio que puede variar desde 15 Segundos hasta 24 horas (5760 muestras con la frecuencia de muestro del 1 dato por segundo). El equipo End Device deberá realizar un muestreo cada 15 segundos del valor analógico del sensor y deberá almacenar en memoria datos SRAM hasta el instante en que el equipo Coordinador solicite los datos almacenados. Luego de que el End Device envié los datos al Coordinador, estos datos ya no serán necesarios.
Problema #1: (10%) Indique cuáles de las siguientes afirmaciones referentes a la revolución industrial son correctas:
Problema #2: (10%) Indique cuáles de las siguientes afirmaciones referentes a la comparativa entre sistemas Multicore y Multiprocessor son correctas:
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones de los registros de configuración del AVR ATmega328P son ciertos?
Problema #4: (10%) Indique cuáles de las siguientes afirmaciones referentes a las FPGA son correctas:
Problema #5: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas?
Problema #6: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias SRAM son ciertas?
Problema #7: (20%) ¿Cuáles de las siguientes afirmaciones referentes a la arquitectura del AVR ATmega328P son ciertas?
Problema #8: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias FLASH son ciertas?
Problema #9: (10%) ¿Cuáles de las siguientes afirmaciones referentes a comando GNU/Linux son ciertas?
WordPress training basics - básicos de cómo enseñar WordPress
Tes corregido a enfermeria
1. 1º EL MECANISMO DE LLEVAR A EFECTO EL TRATAMIENTO DE LA
INFORMACIÓN EN INFORMÁTICA ES:
a) La placa base
b) La UCP
c) El ordenador
d) Ninguna es cierta
2º EN UNA VISIÓN GENERAL, EL ORDENADOR SE COMPONE DE:
a) Una memoria central que contiene programas y datos
b) Una unidad central de proceso que ejecuta programas
c) Canales de entrada / salida para los intercambios de información con el exterior
d) Todas las anteriores
3º EL CONJUNTO DE LOS COMPONENTES LÓGICOS DE UN ORDENADOR
SE DENOMINA:
a) Software
b) Hardware
c) Las dos son ciertas
d) Las dos son falsas
4º EL CONJUNTO DE LOS COMPONENTES FÍSICOS UTILIZABLES POR
UN ORDENADOR, TANTO INTERIOR COMO EXTERIOR SE DENOMINA:
a) Software
b) Hardware
c) Las dos son ciertas
d) Las dos son falsas
5º LA MEMORIA CENTRAL ALMACENA DOS CLASES DE INFORMACIÓN:
a) Las instrucciones (operaciones) del programa que se está ejecutando
b) Los datos (operandos y resultados) afectados por dichas instrucciones
c) La a) y b)
d) Sólo la b)
6º EN CADA CELDA DE LA MEMORIA CENTRAL SE ALMACENA:
a) Toda la información de ese instante
b) 8 bits
c) 1 byte
d) La b) y c)
7º POR ASOCIACIÓN: A LAS CELDAS SE LES DENOMINA:
a) Direcciones
b) Información
c) Unidad de trabajo
2. d) Todas las anteriores
8º UN ORDENADOR SE COMPONE DE:
a) Hardware
b) Software
c) Las dos son ciertas
d) Faltan algunos elementos
9º UNA MEMORIA DE 1 K TIENE:
a) 1024 direcciones
b) 1000 direcciones
c) Las direcciones está numeradas de 0 al 1023
d) La a) y c)
10º 1 MEGABIT TIENE:
a) 1024 byte
b) 1024 kbit
c) 1024 bits
d) Todas son ciertas
11º PARA QUE LA UNIDAD CENTRAL DE PROCESO PUEDA LEER EL
CONTENIDO DE UNA DIRECCIÓN, BASTA INDICARLE A LA MEMORIA:
a) El número de la misma
b) El nombre del programa
c) El bus correspondiente
d) Todas las anteriores
12º PARA ESCRIBIR EN UNA DIRECCIÓN, HAY QUE DARLE A LA
MEMORIA:
a) El número de la misma
b) El dato (byte) a escribir
c) La a) y b)
d) Ninguna de las anteriores
13º UN NANOSEGUNDO ES:
a) La millonésima parte de un segundo
b) La milmillonésima parte de un segundo
c) La milésima parte de un segundo
d) Ninguna es cierta
14º LA MEMORIA RAM ES:
3. a) Una memoria de acceso aleatorio
b) Es volátil, lo que quiere decir que se borra al desconectar la corriente
c) Se tarda lo mismo en acceder a una dirección que a otra
d) Todas las anteriores
15º LA MEMORIA ROM ES:
a) Memoria de sólo lectura ( Read Only Memory)
b) No se puede cambiar su contenido y no se borran al desconectar la corriente
c) Más lentas que las RAM. Son usadas en todos los equipos para almacenar el
programa de arranque, los servicios básicos de entrada / salida, etc.
d) Todas las anteriores
16º HAY VARIOS TIPOS MÁS DE MEMORIAS, QUE SON:
a) PROM (Programmable ROM), es una ROM programable una sola vez. Una vez
grabada se convierte en una ROM a todos los efectos
b) EPROM (Erasable PROM), se pueden grabar y regrabar cuantas veces se quiera.
Para regrabarlas se utilizan métodos ópticos
c) EEPROM (Electrically EPROM), igual que una EPROM pero regrabable
eléctricamente
d) Todas las anteriores
17º LA CPU ES:
a) El cerebro del ordenador
b) Es el circuito que se encarga de interpretar y ejecutar las instrucciones del
programa, o encargar de su ejecución a otro dispositivo
c) Actualmente la CPU es un chip que recibe el nombre de micro, procesador o
microprocesador
d) Todas las anteriores
18º DENTRO DE LA CPU SE ENCUENTRA VARIOS REGISTROS COMO:
a) El contador de instrucción, el registro de instrucción y otros más
b) Cada registro contiene una palabra y esta palabra está formada por un número
determinado de bits
c) La longitud en bits de los registros de la CPU se llama LONGITUD DE
PALABRA
d) Todas las anteriores
19º UNA CPU DE 32 BITS, PUEDE PROCESAR LOS BYTES DE:
a) 4 en 4
b) 8 en 8
4. c) 16 en 16
d) todas las anteriores
20º UN ASPECTO FUNDAMENTAL DE UN MICRO ES LA MÁXIMA
VELOCIDAD A LA QUE PUEDE TRABAJAR:
a) Esta velocidad se mide en hertzios
b) 1 hertzio es un pulso por segundo
c) Los actuales oscilan entre pocos cientos de megahertzios y pocos gigahertzios
d) Todas las anteriores
21º UN MEGAHERTZIO EQUIVALE A:
a) 10 elevado a 6 hertzios
b) 1024 hertzios
c) 1000 hertzios
d) ninguna es cierta
22º ¿ POR QUÉ TIPOS DE MEMORIA ESTÁ FORMADA LA MEMORIA
CENTRAL DE UN ORDENADOR?
a) Por discos magnéticos
b) Por memorias RAM y ROM
c) Por memorias ROM
d) Por cintas magnéticas
23º UNA MEMORIA RAM ES UNA “ MEMORIA DE SOLO LECTURA”
a) Cierto
b) Falso
c) Es probable
d) Todas son ciertas
24º ¿ QUÉ ES UN PROGRAMA?
a) Un conjunto de instrucciones redactadas en un lenguaje de programación que
después de ser combinadas se instalan en la RAM y se ejecutan por el procesador
de la computadora
b) Una tabla de datos compuesta por registros y campos
c) Una tabla de datos compuesta por instrucciones de ordenador en el lenguaje
Fortran
d) Un conjunto de instrucciones escritas en inglés que, después de ser compiladas,
se ejecutan por el procesador de la computadora tras leerlas en el disco duro
25º SE LLAMA “CÓDIGO FUENTE” A:
a) Un diagrama de flujos realizado por un analista de sistemas
b) Un programa escrito por un programador en cualquier lenguaje de programación
c) Un código objeto después de ser compilado
d) Una tabla de una base de datos
5. 26º ¿ CUÁL DE ESTOS SOPORTES NO ES DIRECCIONABLE?
a) Tarjeta perforada
b) Disco duro
c) Floppy disk
d) Memoria RAM
27º ¿ CÚAL ES EL PRINCIPAL ELEMENTO DEL ORDENADOR?
a) La memoria central
b) La unidad central de proceso
c) La pantalla
d) La unidad aritmético – lógica
28º ¿ QUÉ PARTE DE LA CPU SE ENCARGA DE DIRIGIR, SEGÚN LAS
INSTRUCCIONES DEL PROGRAMA, EL FUNCIONAMIENTO DEL RESTO
DE COMPONENTES DEL ORDENADOR Y LOS PERIFÉRICOS?
a) La unidad de control
b) La unidad de almacenamiento
c) La unidad aritmética – lógica
d) La memoria
29º ¿ CUÁL DE LOS SIGUIENTES NO ES UN PERIFÉRICO DE ENTRADA?
a) El ratón
b) El monitor
c) El teclado
d) La lectora de fichas perforadas
30º EL PROCESO DE ADAPTAR AL MEDIO LA INFORMACIÓN A
TRANSMITIR SE LE DENOMINA:
a) Criptación
b) Codificación
c) Actualización
d) Activación