Los lenguajes de descripción de hardware (HDL) como VHDL y Verilog se utilizan para modelar sistemas electrónicos de manera independiente de la tecnología. Permiten simular y verificar el diseño antes de la implementación, lo que mejora la productividad. VHDL es un lenguaje estándar orientado a objetos que permite definir tipos de datos y estructurar el código para abordar diseños complejos. La simulación temprana permite detectar errores y reutilizar el diseño en diferentes tecnologías.

1. INSTITUTO TECNOLOGICO SUPERIOR DE FELIPE CARRILLO
PUERTO.
PRINCIPIOS ELECTRÓNICOS
LENGUAJE HDL
PAT CHAN JHONATAN CANDIDO
NIELS ARANA CUEVAS

2. LENGUAJES DE DESCRIPCIÓN DEL HARDWARE
(HDL)
 Estos lenguajes fueron desarrollados para hacer frente a la creciente complejidad
de los diseños.
 Se puede hacer una analogía con los que se pueden llamar lenguajes de
descripción de software:
Los HDLs son usados para modelar la arquitectura y comportamiento de sistemas
electrónicos discretos.
• Se utilizan en la fase de diseño
• Necesidad de Simulador lógico
– Herramienta necesaria para reproducir el comportamiento del sistema modelado
– Permite la verificación del sistema diseñado.
Lenguajes de descripción de hardware (HDLs).
Síntesis lógica

3. Síntesis lógica: convierte una descripción de un sistema digital mediante un HDL en una
implementación tecnológica.
 El hecho de realizar una síntesis lógica obliga a ciertas restricciones en la tarea de
realizar las descripciones con HDLs.
 No se pueden utilizar todas las construcciones de los lenguajes, y las que están
permitidas hay que utilizarlas adecuadamente.
 Cada uno de los sintetizadores que existen actualmente en el mercado tienen unas
restricciones distintas, si bien, son muy parecidas en cada uno de ellos.
Ventajas del uso de HLDs
 El lenguaje es independiente de la tecnología:

4. – El mismo modelo puede ser sintetizado en librerías de distintos
vendedores.
– Reducción de la dependencia con el fabricante de ASICs, ya que la portabilidad a otra
tecnología es mucho más rápida.
– Reutilizar el diseño en componentes tan distintos como ASICs o FPGAs con un esfuerzo
mínimo.
 Soportan tres estilos de descripción básicos:
– Descripción comportamental (behavioral)
– Descripción de flujo de datos (data-flow)
– Descripción estructural (estructural)
 Se puede verificar la funcionalidad del diseño muy pronto en el proceso de diseño.
La simulación del diseño a tan alto nivel, antes de la implementación a nivel de puertas,
permite testar la arquitectura y rectificar decisiones en las primeras fases de diseño, con
un esfuerzo mucho menor que si se realizase en fases posteriores.
 Soporta modelos de tiempos síncronos y asíncronos.
 Posibilidad de implementar distintas técnicas de modelado digital (descripciones
de máquinas de estados finitos (FSM), descripciones algorítmicas, redes de Petri, y
ecuaciones Booleanas
 El lenguaje es público y "not propietary" (especialmente en el caso del VHDL).
INCONVENIENTES DEL USO DE HDLS
 Supone un esfuerzo de aprendizaje, ya que prácticamente se puede considerar
como nueva metodología.
 Necesaria la adquisición de nuevas herramientas:
– Simuladores

5. – Sintetizadores de HDL, teniendo que mantener el resto de las
herramientas para otras fases del
Diseño.
 El uso de estos lenguajes hace que involuntariamente se pierda un poco de control
sobre el aspecto físico del diseño, dándole una mayor importancia a la
funcionalidad de dicho diseño.
LENGUAJES DE DESCRIPCIÓN DE HARDWARE
 En la actualidad se utilizan fundamentalmente VHDL, Verilog y SystemC . Otro
HDL, el UDI/L se utiliza exclusivamente en Japón.
 VHDL (Very High Speed Integrated Circuit Hardware Description Language). Nace
como proyecto del Departamento de Defensa (DoD) de EEUU (año 82) para
disponer de una herramienta estándar, independiente para la especificación
(modelado y/o descripción) y documentación de los sistemas electrónicos. El IEEE
lo adopta y estandariza.
 Verilog: Sw de la firma Gateway y posteriormente de Cadence. Estándar industrial
hasta que apareció el VHDL como estándar IEEE. En 1990 Cadence lo hace público
y el IEEE lo estandariza en 1995.
 SystemC: es una extensión del C++, que utiliza unas bibliotecas de clase para
describir y simular circuitos digitales. Se publicó en 1999.
VHDL: CARACTERÍSTICAS GENERALES
VHDL: lenguaje orientado a la descripción o modelado de Hw similar a lenguajes de
alto nivel de propósito general (ADA en especial): de ellos hereda:
 Concepto de tipo de datos, con posibilidad de definir nuevos tipos →
facilita la descripción de circuitos con diversos niveles de abstracción.
 Sentencias de control de flujos (if, for while). Junto con la característica
anterior → potencia para desarrollar algoritmos.
 Capacidad de estructurar el código (subprogramas, funciones o
procedimiento), permite afrontar algoritmos complejos.
MODELO DEL HW
Modelo de tiempo: ciclo de simulación

6. ¿Para qué sirve el VHDL?

7. SISTEMAS DIGITALES
PORTS: Puertos de una entidad

8. PORTS: Modos de un puerto
Una señal que es bidireccional, entrada/salida de la entidad.
El problema de la concurrencia del HW

9. Concurrencia: Una posible solución

10. CONCLUSION
Los circuitos de escala de integración media y alta (MSI y LSI respectivamente) se diseñaron
mediante la realización de un prototipo formado por módulos más sencillos y la
comprobación de su funcionamiento antes de proceder a la integración. Esta forma de
diseño recibe el nombre de abajo a arriba (bottom-up) porque se enlazan diversos módulos
para constituir un bloque funcional más complejo. Pero en elcasode los circuitos integrados
de complejidad VLSI y superiores no resulta práctica la realización física de un prototipo y
por ello es necesario simular y verificar su correcto comportamiento antes de integrarlos..
Así,mediante simulaciónes posible una rápida detección de errores en fases tempranas del
diseño, resulta factible la reutilización del mismo para diferentes tecnologías y se pueden
utilizar las herramientas de síntesis actuales para obtener rápidamente un esquema lógico
o estructural y, en definitiva, una netlist* de entrada para el trazado físico (layout) del ASIC,
MCM, etc. o la asignación de recursos (mapping) en el caso de la lógica programable (PLDs
y FPGAs).Todo ello, obviamente, incrementa la productividad y la eficacia del diseño.