microelectronica

1. LAB. MICROELECTRONICA UNMSM – FIEE
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
UNIVERSIDAD DEL PERÚ, DECANA DE AMÉRICA
FACULTAD DE INGENIERÍA ELÉCTRICA, ELECTRÓNICA Y TELECOMUNICACIONES
APELLIDOS Y NOMBRES Nº DE MATRÍCULA
Ccoyori Mendoza Mario 16190114
CURSO TEMA
LAB. MICROELECTRONICA
SÍNTESIS DE LAYOUT Y
TESTABILIDAD
INFORME FECHA NOTA
final REALIZACIÓN ENTREGA
NÚMERO
3/11/19 3/11/19
3
GRUPO PROFESOR
GRUPO HORARIO: LUNES
2-4PM Dr. ALARCON MATUTTI

2. LAB. MICROELECTRONICA UNMSM – FIEE
3) PREGUNTA OBLIGATORIA:
Respectoa las preguntas9 y 10 del Laboratorio Nº 2: Hacer el layout automático y simular
mediante el programa DCSH y Microwind.Para el layout automático con el DCSH configurar el
L/W adecuado.
Pregunta 9
Esquema del circuito:

3. LAB. MICROELECTRONICA UNMSM – FIEE
Esquemático en DSCH
Simulacion en el tiempo

4. LAB. MICROELECTRONICA UNMSM – FIEE
Layout con Verilog
Simulacion

5. LAB. MICROELECTRONICA UNMSM – FIEE
Pregunta 10
El circuito de la figura esun multiplicadorde frecuencia.Si a la entrada se tiene unaseñal de reloj
de frecuenciaf,la salida será2f. En la líneade retraso de inversores,incrementarlasdimensiones
W/L de los transistorespara usar menosde cinco inversoresen total. Se pide diseñarel circuito,
hacer el LAYOUT y verificarla simulación.
Debemostenerencuentaprimeroel diagramade stickde lacompuertaxor ynot
XOR NOT
Los inversores que serán capaces de dar el retardo necesario.Para aumentar el retraso ya que los
materiales de construcción no se pueden cambiar lo que variaremos será el W/L de diseño
multiplicandopor4 la medidade anchoenel material de poli silicio enlapuertanot.
El XR eslamismaentrada,perodesfasadapormedioperiodograciasal delayde losinversoresyde
la anchura de sus sustratos; entonces al hacer un XOR entre la entrada original X y la entrada
desfasadaXRocurrirá que laseñal resultante tengamultiplicadalafrecuenciade laoriginal

6. LAB. MICROELECTRONICA UNMSM – FIEE
Esquemático
Simulación

7. LAB. MICROELECTRONICA UNMSM – FIEE
Layout con Verilog
Simulación
Frecuencia máxima de operación: 10.86 MHz

8. LAB. MICROELECTRONICA UNMSM – FIEE
2) Diseñe un circuito divisor expandible para números en binario natural: A(2n bits) / B(n
bits). Diseño solo con circuitos combinacionales (sin reloj).
Se debe mostrar el cociente y el residuo.
a) Para númerosenbinarionatural.
b) Para númerosconsignoen complementoaDOS.
El concepto de divisor expandible es un divisor completo, el cual consta de las siguientes etapas:
Restador,Cociente Qyresiduo(r1,r0).
Inductivamenteharemosun divisorexpandibleconn=2,es decir,A (4bits)/B(2bits) conun circuito
combinacional partiendodel siguientediagramade bloques:
Dividendo B3B2B1B0 Divisor d1d2 cociente Q3Q2Q1Q0 y Residuo r1r0
El diagramade bloquesrepresentaenel fondoel procesode ladivisióntal comolaconocemos.
El bloque base esunrestadorde 5 entradasy 3 salidas:

9. LAB. MICROELECTRONICA UNMSM – FIEE
El funcionamientode este se describe acontinuación:
Si 𝐵 < 𝑏 entonces 𝑟 = 〈 𝐵1 𝐵0〉 𝑦 𝑄 = 0
Si no 𝑟 = 〈 𝐵2 𝐵1 𝐵0〉 − 〈 𝑏1 𝑏0〉 𝑦 𝑄 = 1
Entonces realizamos un mapa de Karnaught de 5 variables:
 Para 𝑄:
𝐵1 𝐵0
00 01 11 10
𝑏1 𝑏0 00 1 1 1 1
01 0 1 1 1
11 0 0 1 0
10 0 0 1 1
𝐵2
̅̅̅
𝑄 = 𝐵2
̅̅̅̅(𝑏1 𝑏0
̅̅̅̅̅̅̅+ 𝐵1 𝐵0 + 𝑏1
̅̅̅ 𝐵0 + 𝑏1
̅̅̅ 𝐵1 + 𝐵1 𝑏0
̅̅̅)+ 𝐵2
Circuito dsch
𝐵1 𝐵0
00 01 11 10
𝑏1 𝑏0 00 1 1 1 1
01 1 1 1 1
11 1 1 1 1
10 1 1 1 1
𝐵2

10. LAB. MICROELECTRONICA UNMSM – FIEE
Para 𝑟0 :
𝐵1 𝐵0
00 01 11 10
𝑏1 𝑏0 00 0 1 1 0
01 0 0 0 1
11 0 1 0 0
10 0 1 1 0
𝐵2
̅̅̅
𝑟0 = 𝐵2
̅̅̅(𝑏0
̅̅̅ 𝐵0 + 𝑏1 𝐵1
̅̅̅ 𝐵0 + 𝑏1
̅ 𝑏0 𝐵1 𝐵0
̅̅̅) + 𝐵2(𝑏0
̅̅̅ 𝐵0 + 𝑏0 𝐵0
̅̅̅ )
Circuito dsch
 Para 𝒓 𝟏
𝐵1 𝐵0
00 01 11 10
𝑏1𝑏0
00 0 0 1 1
01 0 0 1 0
11 0 0 0 1
10 0 0 0 0
𝐵2
̅̅̅
𝐵1 𝐵0
00 01 11 10
𝑏1 𝑏0 00 0 1 1 0
01 1 0 0 1
11 1 0 0 1
10 0 1 1 0
𝐵2

11. LAB. MICROELECTRONICA UNMSM – FIEE
𝐵1 𝐵0
00 01 11 10
𝑏1𝑏0
00 0 0 1 1
01 1 0 1 0
11 0 1 0 1
10 1 1 0 0
𝐵2
𝑟1 = 𝑏1
̅̅̅ 𝐵1 𝐵0 + 𝑏1
̅̅̅ 𝑏0
̅̅̅ 𝐵1 + 𝑏1 𝑏0 𝐵1
̅̅̅ 𝐵0
̅̅̅ + 𝐵2( 𝑏1
̅̅̅ 𝑏0 𝐵1
̅̅̅ + 𝑏0
̅̅̅ 𝐵0 + 𝑏1 𝐵1
̅̅̅ 𝐵0 + 𝑏1
̅̅̅ 𝑏0 𝐵1 𝐵0
̅̅̅)
Circuito dsch

12. LAB. MICROELECTRONICA UNMSM – FIEE
El bloque principal quedaría de la siguiente manera:
Creamos un bloque base para comprimir el circuito completoy asi poder manipular las
entradas y salidas con el objetivo de siseñar nuestro divisor

13. LAB. MICROELECTRONICA UNMSM – FIEE
Divisor de 4bits/2bits
Simulación en dsch

14. LAB. MICROELECTRONICA UNMSM – FIEE
Entradas
B3B2B1B0 <> D3D2D1D0 b1b0<>d1d0
Circuito verilog en el microwind
Entradas y salidas

15. LAB. MICROELECTRONICA UNMSM – FIEE
SIMULACION EN MICROWIND
Se muestra la división de:
 D=7 y d=1 entonces Q=7 y r= 0
 D=6 y d=1 entonces Q=6 y r=0
 D=5 y d=2 entonces Q=2 y r=1

16. LAB. MICROELECTRONICA UNMSM – FIEE
1) Diseñar un circuito lógico universal (CLU) como se indica:
Caso de dos entradas A y B, cada una de 1 bit. Es decir que la salida Fi del CLU puede generar las
16 posibles
funciones Fi (A, B), como: AB, A’B’, A+B, A, B, 1, 0, etc. mediante la selección de 4 entradas S3 S2
S1S0.
a) El caso de dos entradas A y B, cada una de 1 bit.
b) El caso de tres entradas A, B y C, cada una de 1 bit.
Realice la simulación del layout automático.
MULTIPLEXOR DE 4 -1
BLOQUE BASE DEL MUX4-1

17. LAB. MICROELECTRONICA UNMSM – FIEE
CIRCUITO EL DSCH
Circuito verilog en el microwind

18. LAB. MICROELECTRONICA UNMSM – FIEE
SIMULACION EN MICROWIND
Frecuencia máxima de operación: 1.33 MHz
4) PREGUNTAOBLIGATORIA:
Para los circuitos que se pide diseñar en las preguntas anteriores y que se ha
realizado su LAYOUT, evalúe la TESTABILIDAD del principal bloque constitutivo.
- Considere el modelo STUCK-AT-0, STUCK-AT-1, o el modelo STUCK-OPEN, STUCK-ON.
- Hallar el conjunto mínimo de vectores de test.
- Determinar si hay alguna línea/transistor que no sea testable.
 Testabilidad pregunta 1 a
Evaluaremoslatestabilidad del circuitoMUX4-1 (MULTIPLEXOR 4-1) analizandoel bloque principal
del circuito.

19. LAB. MICROELECTRONICA UNMSM – FIEE
Líneas Cantidad
INPUT 6
OUTPUT 1
NODOSINTERNOS 6
TOTAL 13
Regla de test para modelos stuck at 0 y stuck at 1
Por ejemplo, recordando el modelo de fallos de las puertas "or" y "and ":
- una puerta "or" con salida 0 detecta cualquier bloqueo a 1 en cualquiera de sus entradas; dicha
puerta "o" con salida 1 solamente es capaz de detectar el bloqueo a 0 de una de sus entradas y
ello con la condición de que el resto de ellas esté a 0
- una puerta "and" con salida 1 detecta bloqueo a 0 en cualquier entrada y con salida 0 sólo es capaz
de detectar el bloqueo a 1 de una de sus entradas y con la condición de que el resto de ellas se
encuentre a 1
2
3
4
5
6
7
8
10
1
11
12
9
13
14
15
16
17
18
19

20. LAB. MICROELECTRONICA UNMSM – FIEE
En el ejemplo anterior(segmentofde un conversorBCD a 7 segmentos):
- el vectorde entrada 0101 escapazde detectarbloqueo a 0 en los nudos 10,9, 2, 7
y bloqueo a 1 en elnudo 3;

21. LAB. MICROELECTRONICA UNMSM – FIEE
El circuito tiene 12 nudos«a efectos de test»:sonposibles 38fallos:19 bloqueos a 0
y otros 19bloqueosa 1.
in3in2in1in0s1s1
1. Comenzamos porel nudo 1y buscamos su vectorde test
vector de testpara el nudo 1: 000in000
a) el vector000000 detectabloqueoa 1 en los nudos:13,14,15,16,17,18,19,1
detecta bloqueoa 0 en los nudos:no hay
n°=8

22. LAB. MICROELECTRONICA UNMSM – FIEE
b) el vector000100 detecta bloqueo a 1 en los nudos:14,15
detecta bloqueoa 0 en los nudos:1,2,3,17,13,19
n°=8

23. LAB. MICROELECTRONICA UNMSM – FIEE
2. Tomando un segundo nudo,no cubiertoporlos anteriores vectores,porejemplo,elnudo 4, buscamos su
vectorde test
vector de testpara el nudo 4: 01in1101
a) el vector010101 detectabloqueoa 1 enlos nudos:13,14,15,16, 19,18,17,3,4
y detecta bloqueo a 0 en los nudos:nohay
n°= 9

24. LAB. MICROELECTRONICA UNMSM – FIEE
b) el vector011101 detectabloqueoa 1 en los nudos:15,16,3
y detecta bloqueo a 0 en los nudos:19,17,14,4,5,6
n°= 9

25. LAB. MICROELECTRONICA UNMSM – FIEE
3. Tomando un segundo nudo,no cubiertoporlos anteriores vectores,porejemplo,el nudo 7, buscamos su
vectorde test
vector de testpara el nudo 7: 1in21010
a) el vector101010 detectabloqueoa 1 enlos nudos:13,14,15,16,17,18,19,7,12
y detecta bloqueo a 0 en los nudos:nohay
n°= 9

26. LAB. MICROELECTRONICA UNMSM – FIEE
vector de testpara el nudo 4: 1in21010
b) el vector111010 detectabloqueoa 1 enlos nudos:13,14,12
y detecta bloqueo a 0 en los nudos:18,19,15,7,8,9
n°= 9

27. LAB. MICROELECTRONICA UNMSM – FIEE
4. Tomando un segundo nudo,no cubiertoporlos anteriores vectores,porejemplo,el nudo 10, buscamossu
vectorde test
vector de testpara el nudo 10:in311111
a) el vector011111 detectabloqueoa 1 enlos nudos:13,14,15,16,17,18,19,5,9,10
y detecta bloqueo a 0 en los nudos:nohay
n°=10

28. LAB. MICROELECTRONICA UNMSM – FIEE
b) el vector111111 detectabloqueoa 1 enlos nudos:13,14,9,5
y detecta bloqueo a 0 en los nudos:18,19,16,10,11,12
n°=10
Tabla de resumen
N° nodos 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
stuck at 1 ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕
stuck at 0 ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕
La cobertura de testconseguidaes cercana al89 % :34/ 38. Solamente quedanpordetectarelbloqueo a 1 del
nudo 2, 6 , 8 y 11

29. LAB. MICROELECTRONICA UNMSM – FIEE
5. Buscamos elvectorde testque detecta elbloqueoa 1 del nudo11: 111101
vector de testpara el nudo 11:111101
a) el vector111101 detectabloqueoa 1 enlos nudos:15,16,3,11
y detecta bloqueo a 0 en los nudos:17,19,14,4,5,6
N° nodos 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
stuck at 1 ∕ - ∕ ∕ ∕ - ∕ - ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕
stuck at 0 ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕
6. Buscamos elvectorde testque detecta elbloqueoa 1 del nudo8:111100

30. LAB. MICROELECTRONICA UNMSM – FIEE
vector de testpara el nudo 8: 111100
b) el vector111100 detectabloqueoa 1 enlos nudos:15,16,6,8
y detecta bloqueo a 0 en los nudos:17,19,13,1,2,3
N° nodos 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
stuck at 1 ∕ - ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕
stuck at 0 ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕ ∕

31. LAB. MICROELECTRONICA UNMSM – FIEE
Con ello, la cobertura de test alcanzada es superioral97 % :37/ 38
Para un 100% bastara con elvectoradicionalcomo porejemplo el 111110 , 000110 , ect
Respuestas
 Por lo tanto el min conjunto de vectores de testseriaeneste casoseria10 vectores
 En este casotodas las líneas seriantesteables para este mux 4-1