1. LABORATORIOS DE:
DISPOSITIVOS DE ALMACENAMIENTO Y DE ENTRADA/SALIDA.
MEMORIAS Y PERIFÉRICOS.
PRÁCTICA #5
IMPLEMENTACIÓN DE MEMORIAS DE MAYOR CAPACIDAD.
OBJETIVO DE LA PRÁCTICA.
Que el alumno sea capaz de implementar memorias de mayor capacidad, ya sea en cuanto al
número de palabras y/o al número de bits por palabra.
INTRODUCCIÓN.
Las memorias de sólo lectura y las memorias de lectura escritura, son construidas con
diferentes capacidades y organizaciones, sin embargo hay ocasiones en que se requiere memorias de
mayor capacidad, ya sea que se necesite una palabra de memoria con mayor número de bits o que se
requiera una mayor capacidad en cuanto al número de palabras o ambas.
Por consiguiente se vuelve importante ver los aspectos básicos para poder llevar a cabo dicha
implementación.
Para llevar a cabo una implementación es necesario tener claro lo que queremos, saber con qué
recursos contamos, así como nuestras limitaciones que tenemos, por lo tanto es indispensable
preguntarnos lo siguiente:
¿Qué organización tendrá la memoria a implementar?
¿Con qué tipos de circuitos integrados de memorias se cuenta?
Otras restricciones, tales como precio, consumo de corriente, tiempo de acceso, número máximo de
circuitos integrados, etc.
Una vez contestadas las anteriores preguntas se procederá a implementar la memoria con el circuito
integrado seleccionado tomando en cuenta:
Número de circuitos integrados que se necesitan para alcanzar la capacidad deseada, tanto en el
número de palabras como en el número de bits por palabra.
Número de líneas de direccionamiento que se requieren.
Número de líneas de entrada salida.
Líneas de habilitación y de control.
Circuitería adicional para que funcione correctamente la implementación, etc.

2. A continuación se verán algunos ejemplos de implementación, en los cuales el problema se limitará
a realizar la implementación requerida, suponiendo que ya se eligió el circuito integrado que más
nos favorece para realizarla.
Además veremos ejemplos sencillos, los cuales nos proporcionarán los elementos necesarios para
poder atacar problemas más complicados.
a) Implementar una memoria de lectura escritura que tenga una organización de 256 x 8, contando
con circuitos integrados de memorias RAM, que tienen una organización de 256 x 4 y sus
salidas son del tipo tres estados.
A continuación se muestra, lo que se tiene y lo que se desea, con las respectivas líneas de
direccionamiento, de entrada y salida de datos, de habilitación, de control, etc.
Figura 1.
Como podemos observar se cuenta con una memoria RAM con una organización de 256 x 4, siendo
necesarias 8 líneas de direccionamiento para las 256 palabras que contiene (ya que dos elevado a la
potencia ocho es igual a doscientos cincuenta y seis). Cada palabra de memoria está constituida por
4 bits, note que este tipo de memoria cuenta con cuatro líneas de entrada/salida de datos. Ahora
bien, se requiere implementar una memoria RAM con una organización de 256 x 8.
En este caso se requiere incrementar el tamaño de la palabra de 4 a 8 bits, la capacidad en el
número de palabras no varía.
Con dos circuitos integrados se alcanza el número de bits por palabra, véase figura 2 de
direccionamiento AO a A7 van a los dos circuitos integrados, al igual que la línea de lectura
escritura. La línea de habilitación general va a ambos circuitos ya que se requiere que los dos
circuitos estén habilitados de tal forma que del primer circuito integrado se obtengan las cuatro
primeras líneas de entrada/salida de datos y del segundo se obtengan las otras cuatro con lo cual la
palabra es ahora de 8 bits.

3. Figura 2. Implementación de una memoria RAM con una organización de 256x8.
b) Implementar una memoria RAM con una organización de 1 K x 8 a partir de circuitos
integrados RAM de 256 x 4.
Figura 3.
En este caso se quiere aumentar la capacidad tanto en el número de palabras como del número de
bits por palabra. En primer lugar se debe de implementar una RAM de 256 x 8, (que sería idéntico
al ejemplo anterior), utilizaremos el bloque de 256 x 8 de la figura 2.

4. Para alcanzar la capacidad de 1K se requieren de cuatro bloques de 256 x 8, véase figura 4, de los
cuales uno sólo debe de habilitarse, dependiendo del valor de las líneas A8 y A9, por consiguiente
utilizaremos un decodificador 2 x 4. Además el habilitador del decodificador será utilizado como el
habilitador general de la memoria.
La línea de lectura/escritura (L/E) general debe ir conectada a las cuatro líneas de L/E de los
bloques.
Las líneas de entrada/salida de cada bloque de 256 x 8, deben estar unidas las de los cuatro bloques,
de tal forma que se obtengan ocho líneas de entrada/salida (D1/S1 a D8/S8), quedando
implementada la memoria.
Figura 4. Implementación de una memoria RAM con una organización de 1K x 8.

5. DESARROLLO.
i) Implemente y alambre una memoria RAM estática la cual tenga lo doble de capacidad en cuanto
al número de palabras original. El tamaño de la palabra de memoria debe seguir igual. En caso
necesario realice la circuitería necesaria para que funcione correctamente, debiendo tener el número
de líneas de direccionamiento apropiado, entrada y salidas de datos, líneas de control y de
habilitación. Compruebe el correcto funcionamiento (*) y llame al instructor para su verificación.
ii) Implemente y alambre ahora una memoria RAM estática la cual tenga el doble de la capacidad
en cuanto al número de bits por palabras, la capacidad en cuanto al número de palabras no varía con
respecto al original. Compruebe el correcto funcionamiento(*) y llame al instructor para su
verificación

6. * Grabar en cada uno de los arreglos de memoria alambrados los datos de la tabla 1 y 2
respectivamente e identificar en que dirección los grabo llenando (con 0 ó 1 en su caso) los
espacios faltantes en la tabla 1 y 2.
DIRECCION D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11
MAS BAJA 1 0 1 0 1 0 1 0
INTERMEDIA 0 0 1 1 0 0 1 1
INTERMEDIA 1 1 1 0 1 0 0 0
MAS ALTA 1 0 0 1 0 0 1 0
TABLA 1. ARREGLO 1
DIRECCION D D D D D D D D D D D D D D D D
0 1 2 3 4 5 6 7 8 9 1 1 1 1 1 1 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10
0 1 2 3 4 5
MAS BAJA 0 0 1 0 1 0 1 0 1 0 1 1 0 1 1 0
INTERMEDIA 1 0 0 0 1 1 0 0 1 1 0 1 1 1 0 0
INTERMEDIA 0 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1
MAS ALTA 1 0 1 0 0 1 0 0 1 0 0 1 1 0 0 1
TABLA 2. ARREGLO 2
3) En papel implemente una memoria RAM estática la cual tenga el doble de capacidad en cuanto al
número de palabras y el doble de bits por palabra del circuito original (El CI original debe ser
diferente al utilizado en el punto 1 y 2).

7. 4) Estime de acuerdo a la hoja de especificación el tiempo de retraso que tendría la memoria
implementada.

8. 5) Seleccione en un Manual un circuito integrado de memoria RAM dinámica e implemente en
papel el diseño de una memoria que presente tres veces el número de bits de la palabra original.

9. 6) Ahora implemente con el diseño anterior (RAM dinámica) una memoria que presente dos veces
el número de su tamaño de capacidad original en palabras. Explique a que problema se enfrentó.

10. ¿Qué diferencias hay con respecto a la implementación de la RAM estática , explique a detalle cada
una de ellas.
¿Qué pasaría si las salidas del circuito integrado de la memoria fueran del tipo colector abierto o
tres estados, qué modificaciones habría?
Incluya en su reporte una copia de las hojas de especificaciones de los circuitos integrados de las
memorias seleccionadas por usted.
MATERIAL.
2 C.I. RAM estática (dependerá de la memoria que se seleccione),
Circuitos integrados que se requieran de acuerdo a su implementación,
Hojas de especificaciones de los circuitos que se utilizarán.