Transistores de efecto

Transistores de efecto
de campo
MSc. Ebert San Román Castillo

Introducción
• El transistor BJT es un dispositivo controlado por corriente,
como se ilustra en la figura 6.1a, en tanto que el transistor
JFET es un dispositivo controlado por voltaje, como se muestra
en la figura 6.1b.
• El FET es un dispositivo unipolar que depende sólo de la
conducción de electrones (canal n) como de la condición de
huecos (canal p).
• Uno de las características más importantes del FET es su alta
impedancia de entrada.
• Las ganancias de voltaje de ca típicas para amplificadores
de BJT son mucho mayores que para los FET.
• Los FET son más estables a la temperatura que los BJT, y en
general son más pequeños que los BJT, lo que los hace
particularmente útiles en chips de circuitos integrados (CI).
• En esta sección desarrollaremos los transistores de efecto de
campo de unión (JFET), el transistor de efecto de campo
semiconductor de óxido metálico (MOSFET), y el transistor de
efecto de campo semiconductor metálico (MESFET).

CONSTRUCCIÓN Y CARACTERÍSTICAS DE LOS
JFET
• La construcción básica del JFET de canal n se muestra en la
figura.
• La región de empobrecimiento no contiene portadores
libres, y por consiguiente es incapaz de conducir.
• La fuente de la presión de agua puede ser vinculada al
voltaje aplicado del drenaje a la fuente, el cual establece un
flujo de agua (electrones) desde el grifo (fuente). La
“compuerta” gracias a una señal aplicada (potencial),
controla el flujo de agua (carga) dirigido hacia el “drenaje”.
Las terminales del drenaje y la fuente se encuentran en los
extremos opuestos del canal.

VGS = 0 V, VDS algún valor positivo
• El resultado son una compuerta y una fuente al mismo
potencial y una región de empobrecimiento en el
extremo bajo de cada material p similar a la distribución
de las condiciones sin polarización.
• En el instante en que se aplica VDD (VDS), los electrones
son atraídos hacia el drenaje y se establece la corriente
convencional ID con la dirección definida de la figura.
• La trayectoria del flujo de carga revela claramente que las
corrientes a través del drenaje y la fuente son
equivalentes (ID = IS).

• Es importante observar que la región de empobrecimiento
es más ancha cerca de la parte superior de ambos
materiales tipo p.
• El resultado es que la región superior del material tipo p se
polarizará en inversa alrededor de 1.5 V, con la región
inferior polarizada en inversa con sólo 0.5 V.
• El hecho de que la unión p-n se polarice en inversa a lo
largo del canal produce una corriente de cero amperes en
la compuerta. IG=0 A.

• Conforme el voltaje VDS aumente de 0 V a algunos
volts, la corriente también lo hará de acuerdo con la
ley de Ohm y en la figura.
• A medida que VDS se incrementa y se aproxima un
nivel conocido como Vp en la figura 6.7, las regiones
de empobrecimiento de la figura 6.5 se ensanchan, lo
que reduce notablemente el ancho del canal. La ruta
reducida de conducción hace que la resistencia se
incremente.
• Cuanto más horizontal sea la curva, más alta será la
resistencia, lo que indica que la resistencia se está
acercando a un valor “infinito” de ohms en la región
horizontal.

• Si VDS se incrementa a un nivel donde pareciera que las dos
regiones de empobrecimiento “se tocarán” como se muestra
en la figura; se originará una condición conocida como
estrangulamiento. El nivel de VDS que establece esta
condición se conoce como voltaje de estrangulamiento y lo
denota Vp.
• En realidad, el término estrangulamiento es un nombre
incorrecto en el sentido de que sugiere que la corriente ID se
reduce a 0 A. Como se muestra en la figura; sin embargo,
difícilmente éste es el caso, pues ID mantiene un nivel de
saturación definido como IDSS.
• Una vez que VDS = Vp, el JFET tiene las características de una
fuente de corriente.
• IDSS es la corriente de drenaje máxima para un JFET y está
definida por la condición VGS = 0 V y VDS > |Vp|.

VGS < 0 V, VDS algún valor positivo
• El efecto del VGS de polarización negativa es establecer regiones de
empobrecimiento similares a las obtenidas con VGS = 0 V, pero a niveles
más bajos de VDS.
• El nivel de VGS que produce ID = 0 mA está definido por VGS = Vp, con
Vp convirtiéndose en un voltaje negativo para dispositivos de canal n y
en voltaje positivo para JFET de canal p.

Regiones del JFET
• En la mayoría de las hojas de especificaciones el
voltaje de estrangulamiento se especifica como
VGS(off) en lugar de Vp.
• La región a la derecha del lugar geométrico del
estrangulamiento de la figura es la región
empleada por lo general en amplificadores
lineales (amplificadores con distorsión mínima
de la señal aplicada) y comúnmente se conoce
como región de amplificación de corriente
constante, de saturación o lineal.

Regiones del JFET
• La región a la izquierda del lugar geométrico del
estrangulamiento en la figura se conoce como
región óhmica o de resistencia controlada por
voltaje. En esta región el JFET en realidad se
puede emplear como un resistor variable
(posiblemente para un sistema de control de
ganancia automático) cuya resistencia la
controla el voltaje aplicado de la compuerta a la
fuente.
• A medida que VGS se vuelve más y más
negativo, la pendiente de cada curva se hace
cada más horizontal, lo que corresponde a una
resistencia cada vez más grande.
• De la ecuación ro es la resistencia cuando VGS =
0 V y rd es la resistencia a un nivel particular de
VGS.
• Para un JFET de canal n con ro = 10 k (VGS= 0 V,
Vp=-6 V). La ecuación da 40 k cuando VGS=-3 V.

Dispositivos de canal p
• El JFET de canal p se construye exactamente de la
misma manera que el dispositivo de canal n con los
materiales p y n invertidos
• Las direcciones de la corriente definidas están
invertidas, del mismo modo que las polaridades reales
de los voltajes VGS y VDS.
Observe que a niveles altos de VDS la curva se eleva de
repente a niveles que parecen ilimitados. La elevación
vertical indica que ocurrió una ruptura y que la
corriente a través del canal (en la misma dirección en
que por lo común se encuentra) ahora está limitada
únicamente por el circuito externo (fuente).

Resumen
• La corriente máxima se define como IDSS y ocurre cuando
VGS = 0 V y VDS > |Vp|, como se muestra en la figura a.
• Para los voltajes de la compuerta a fuente VGS menores que
(más negativos que) el nivel de estrangulamiento, la
corriente de drenaje es de 0 A (ID = 0 A) como se muestra en
la figura b.
• Para todos los niveles de VGS entre 0 V y el nivel de
estrangulamiento, la corriente ID oscilará entre IDSS y 0 A,
respectivamente, como en la figura c.

CARACTERÍSTICAS DE TRANSFERENCIA
BJT FET
En la grafica.

Aplicación de la ecuación de Shockley
• La curva de transferencia de la figura también se puede obtener de
forma directa con la ecuación de Shockley.

Aplicación de la ecuación de Shockley
• Sería obvio que dados IDSS y Vp (como normalmente de dan en las hojas de especificaciones), el nivel de ID
se pudiera calcular para cualquier nivel de VGS. A la inversa, utilizando álgebra básica podemos obtener una
ecuación para el nivel resultante de VGS para un nivel dado de ID.
• Determinar el nivel de VGS que produzca una corriente de drenaje de 4.5 mA.

Método Abreviado
• Si especificamos VGS como de la mitad de valor del voltaje de estrangulamiento Vp, podemos encontrar ID.
• Si seleccionamos ID = IDDS/2

Ejemplo 1
• Trace la curva de transferencia definida por IDSS = 12 mA
y Vp=-6 V.
Dos puntos de gráficas se definen como:
IDSS = 12 mA y VGS = 0 V
e ID = 0 mA y VGS = Vp
En VGS=Vp/2 =-6 V/2= -3 V la corriente de drenaje se determina
como ID=IDSS/4 =12 mA/4=3 mA. Con ID=IDSS/2 = 12mA/2= 6 mA
el voltaje de la compuerta a la fuente se determina como
VGS = 0.3Vp = 0.3(6V) = 1.8 V. Los cuatro puntos aparecen bien
definidos en la figura con la curva de transferencia completa.

HOJAS DE ESPECIFICACIONES (JFET)

Valores Máximos
• La disipación total del dispositivo a 25°C (temperatura
ambiente) es la potencia máxima que el dispositivo puede
disipar en condiciones normales de operación y se define
como:
• El factor de reducción de valor nominal cuenta que el factor
de reducción de 2.82 mW/°C revela que el valor de
reducción por disipación se reduce en 2.82 mW por cada
1°C de incremento de la temperatura por encima de 25°C.
• La región sombreada resultante es la región de operación
normal para un diseño de amplificador.

MOSFET TIPO EMPOBRECIMIENTO
• Los MOSFET se dividen aún más en tipo empobrecimiento y
tipo enriquecimiento. Los términos empobrecimiento y
enriquecimiento definen su modo básico de operación; el
nombre MOSFET significa transistor de efecto de campo
semiconductor de oxido metálico.
• Se forma una placa de material tipo p a partir de una base de
silicio y se conoce como sustrato. Es la base sobre la cual se
construye el dispositivo. En algunos casos, el sustrato se
conecta internamente a la terminal de fuente.
• Sin embargo, muchos dispositivos individuales cuentan con
una terminal adicional etiquetada SS, lo que produce un
dispositivo de cuatro terminales.
• La fuente y el drenaje están conectados mediante contactos
metálicos a regiones tipo n dopadas vinculadas a un canal n
como se muestran en la figura.

• La compuerta está conectada a una superficie de
contacto metálica aunque permanece aislada del canal
n por una capa de bióxido de silicio (SiO2) muy delgada.
• El SiO2 es un tipo de aislante conocido como dieléctrico,
el cual establece campos eléctricos opuestos (como lo
indica el prefijo di) dentro del dieléctrico cuando se
expone a un campo externamente aplicado. El hecho de
que la capa de SiO2 sea una capa aislante significa que:
• No hay una conexión eléctrica entre la terminal de
compuerta y el canal de un MOSFET.
• La capa aislante de SiO2 en la construcción de un
MOSFET es la responsable de la muy deseable alta
impedancia de entrada del dispositivo.

• En realidad, por lo común la resistencia de entrada de un
MOSFET es más que la de un JFET típico.
• Debido a la muy alta impedancia de entrada, la corriente de
compuerta IG es en esencia de 0 A para configuraciones
polarizadas de cd.
• La razón de la etiqueta de FET semiconductor de óxido metálico
ahora es bastante obvia: metal por las conexiones del drenaje,
fuente, y condiciones de compuerta a la superficie apropiada;
en particular a la terminal de compuerta y al control que debe
ofrecido el área de la superficie de contacto; óxido por la capa
aislante de bióxido de silicio, y semiconductor por la estructura
básica sobre la cual se difunden las regiones tipo n y p.
• La capa aislante entre la compuerta y el canal dio origen a otro
nombre para el dispositivo FET: compuerta aislada, o IGFET

Operación y características básicas
• En la figura el voltaje de la compuerta a la fuente se ajusta a 0 V
por la conexión directa de una terminal a la otra y se aplica un
voltaje VDS del drenaje a la fuente. El resultado es la atracción
del potencial positivo en el drenaje por los electrones libres del
canal n y la corriente semejante a la que se establece a través del
canal del JFET. De hecho, la corriente resultante con VGS = 0 V se
sigue etiquetando IDSS.

• En la figura, VGS aparece ajustado a un voltaje negativo de -1V.
El potencial negativo en la compuerta tenderá a ejercer presión
en los electrones hacia el sustrato tipo p (las cargas semejantes
se repelen) y a atraer los huecos del sustrato tipo p (las cargas
opuestas se atraen) como se muestra en la figura.
• Dependiendo de la magnitud de la polarización negativa
establecida por VGS, ocurrirá un nivel de recombinación entre
los electrones y huecos que reducirá el número de electrones
libres en el canal n disponibles para conducción. Cuanto más
negativa sea la polarización, más alta será la tasa de
recombinación. Por consiguiente, el nivel de la corriente de
drenaje resultante se reduce.

• Para valores positivos de VGS, la compuerta positiva atraerá más
electrones (portadores libres) del sustrato tipo p debido a la
corriente de fuga inversa y establecerá nuevos portadores a
causa de las colisiones que ocurren entre las partículas de
aceleración.
• La región de voltajes de compuerta positivos en las
características de drenaje o transferencia a menudo se le
conoce como región de enriquecimiento, y a la región entre los
niveles de corte y saturación de IDSS como región de
empobrecimiento.

Ejemplo 2
• Trace las características para un MOSFET tipo empobrecimiento de canal n con IDSS =10 mA y
Vp= -4 V.

MOSFET tipo empobrecimiento de canal p
• La construcción de un MOSFET tipo empobrecimiento de canal p es exactamente a la inversa del
tipo n.

MOSFET TIPO ENRIQUECIMIENTO
• La curva de transferencia no está definida por la ecuación de Shockley y la corriente de drenaje
ahora es la de corte hasta que el voltaje de la compuerta a la fuente alcance una magnitud
específica.
• En particular, el control de corriente en un dispositivo de canal n ahora se ve afectado por un
voltaje positivo de la compuerta a la fuente en lugar de por los voltajes negativos.

• Observe que en la figura a no hay un canal entre las dos regiones tipo n
dopadas. Ésta es la diferencia principal entre la construcción de los MOSFET
tipo empobrecimiento y los tipo enriquecimiento.
• Si VGS se ajusta a 0 V y se aplica un voltaje entre el drenaje y la fuente del
dispositivo de la figura a, la ausencia de un canal n (con su generoso número
de portadores libres) producirá una corriente de efectivamente 0 A.
• En la figura b tanto VDS como VGS se ajustaron a un determinado voltaje
positivo de más de 0 V, para establecer el drenaje y la compuerta a un
potencial positivo con respecto a la fuente.
• El resultado es una región de empobrecimiento cerca de la capa aislante
de SiO2 libre de huecos. Sin embargo, los electrones en el sustrato tipo p
(los portadores minoritarios del material) serán atraídos a la compuerta
positiva y se acumularán en la región cercana a la superficie de la capa
de SiO2. Conforme VGS se incrementa, la concentración de electrones
cerca de la superficie de SiO3 se incrementa y con el tiempo la región
tipo n inducida puede soportar un flujo mensurable entra el drenaje y la
fuente.

• El nivel de VGS que produce el incremento significativo de la
corriente de drenaje se llama voltaje de umbral y está dado por el
símbolo VT. En las hojas de especificaciones se conoce como
VGS(Th).
• Los MOSFET tipo empobrecimiento –y enriquecimiento– tienen
regiones tipo enriquecimiento, pero la etiqueta se aplicó al segundo,
puesto que es el único modo de operación.
• Conforme VGS se incrementa más allá del nivel de umbral, la
densidad de los electrones libres en el canal inducido aumentará y el
resultado es el nivel incrementado de la corriente de drenaje.
• Sin embargo, si mantenemos VGS constante y aumentamos el nivel
de VDS, la corriente de drenaje con el tiempo alcanzará un nivel de
saturación como ocurrió para el JFET y el MOSFET tipo
empobrecimiento. La nivelación de ID se debe a un proceso de
estrangulamiento ilustrado por el canal más angosto en el extremo
de drenaje del canal inducido como se muestra en la figura b.

• Si VGS se mantiene fijo a algún valor como 8 V y VDS se incrementa
de 2 V a 5 V, el voltaje VDG se reducirá de 6 V a 3 V y la compuerta
se volverá cada vez más negativa con respecto al drenaje. Esta
reducción del voltaje de la compuerta al drenaje, a su vez, reducirá
las fuerzas de atracción para los portadores libres (electrones) en
esta región del canal inducido, provocando una reducción en el
ancho efectivo del canal.
• El nivel de saturación está relacionado con el nivel de VGS aplicado
por:
• Para valores de VGS menores que el nivel de umbral, la corriente
de drenaje de un MOSFET tipo enriquecimiento es de 0 mA.

• Para niveles de VGS > VT, la corriente de drenaje está relacionada con el voltaje de la compuerta a la fuente
aplicado por la siguiente relación no lineal:

MOSFET tipo enriquecimiento de canal p
• La construcción de un MOSFET tipo enriquecimiento de canal p es exactamente a la inversa del tipo n.

Ejemplo 3
Utilizando los datos proporcionados en la hoja de especificaciones de la figura 6.43 y un voltaje de
umbral promedio de VGS(Th) 3 V, determine:
a. El valor resultante de k para el MOSFET.
b. Las características de transferencia.

MANEJO DEL MOSFET
• A menudo existen valores transitorios (cambios agudos de voltaje o
corriente) en una red cuando se quitan o insertan elementos si la energía
está conectada. Los niveles transitorios a menudo pueden ser mayores que
los que el dispositivo puede manejar y por consiguiente la energía siempre
deberá estar desconectada cuando se hagan cambios en la red.
• A menudo se acumula suficiente carga estática (captada de los alrededores)
para establecer una diferencia de potencial a través de la delgada capa que
puede destruirla y establecer conducción a través de ella.
• Un método de asegurarse de que este voltaje no sea excedido (tal vez por
efectos transitorios) con cualquier polaridad es introducir dos diodos Zener,
como se muestra en la figura.
• El resultado es una reducción en la resistencia de entrada pero, aún
así, sigue siendo lo bastante alta para la mayoría de las aplicaciones.

VMOS
• Una de las desventajas del MOSFET típico son los niveles de manejo de potencia reducidos (en general,
menores que 1 W) comparados con los transistores BJT. Esta deficiencia para un dispositivo con tantas
características positivas se puede mitigar si se cambia el modo de construcción de uno de naturaleza plana
como el de la figura a uno con estructura vertical como se muestra en la figura.
• Comparados con los MOSFET planos comercialmente disponibles, los VMOS FET tienen niveles de
resistencia de canal reducidos y valores de potencia y corriente más altos.
• The Toshiba line of UMOS-V MOSFETs has a drain current running from 11 A to 45 A with “on” resistances as
low as 3.1–11.5 mV at 10 V.

VMOS
• Una mejora sobre el diseño en "V" es la ranura o canal en "U" que aparece en la Fig. 43b. El funcionamiento de
este UMOS MOSFET (también llamado Trench MOSFET) es muy similar al del VMOS MOSFET pero con
características mejoradas. Primero se prefiere el proceso de fabricación porque se puede utilizar el proceso de
grabado de zanjas desarrollado para las células de memoria en DRAM. El resultado son anchos reducidos en el
vecindario de 2 a 10 um en comparación con la construcción VMOS con anchos en el rango de 20 a 30 um.
• Los VMOS FET tienen un coeficiente de temperatura positivo, el cual combate la posibilidad de desbordamiento
térmico.
• Los niveles almacenados de carga reducidos aceleran los tiempos de conmutación para la construcción de
VMOS, comparados con los de la construcción plana convencional.

CMOS
• Se puede establecer un dispositivo lógico muy efectivo construyendo un MOSFET de canal p y uno de canal n
en el mismo sustrato como se muestra en la figura.
• Observe el canal p inducido a la izquierda y el canal n inducido a la derecha para los dispositivos de canal p y
n, respectivamente. La configuración se conoce como una disposición de MOSFET complementaria (CMOS).
• La relativamente alta impedancia de entrada, las rápidas velocidades de conmutación y los bajos niveles de
potencia de operación de la configuración CMOS, han dado por resultado una disciplina totalmente nueva
conocida como diseño de lógica CMOS.

CMOS
• La fuente del MOSFET de canal p (Q2)
está conectada directamente al voltaje
aplicado VSS, mientras que la fuente del
MOSFET de canal n (Q1) está conectada
a tierra. Para los niveles lógicos antes
definidos, la aplicación de 5 V a la
entrada deberá producir casi 0 V a la
salida. Con Vi de 5 V (con respecto a
tierra), VGS1 Vi y Q1 esta “encendido”,
y el resultado es una resistencia
relativamente baja entre el drenaje y la
fuente como se muestra en la figura.
Como Vi y VSS están a 5 V, VGS2 = 0 V,
lo cual es menor que el VT requerido
para el dispositivo y el resultado es un
estado “apagado”. Con un voltaje
aplicado Vi de 0 V (estado 0), VGS1=0 V
y Q1 se “apagará” con VSS2=-5 V y el
MOSFET de canal p se enciende. El
resultado es que Q2 presentará un
pequeño nivel de resistencia, Q1 una
alta resistencia, y Vo VSS = 5 V (el
estado 1).

MESFET
• Las barreras Schottky son barreras establecidas mediante la
depositación de un metal como el tungsteno sobre un canal
de tipo n.
• El uso de una barrera Schottky en la compuerta es la
diferencia principal de los MOSFET tipo empobrecimiento o
tipo enriquecimiento, los cuales emplean una barrera aislante
entre el contacto metálico y el canal tipo p.
• La ausencia de una capa aislante reduce la distancia entre
la superficie de contacto metálica de la compuerta y la
capa semiconductora, lo que reduce el nivel de
capacitancia parásita entre las dos superficies (recuerde el
efecto de la distancia entre las placas de un capacitor y su
capacitancia terminal). El resultado del bajo nivel de
capacitancia es una sensibilidad reducida a altas
frecuencias.

MESFET
• Al haber una unión de metal semiconductor, es la razón de
que a FET como esos se les llame transistores de efecto de
campo de metal semiconductor (MESFET).
• La única diferencia con la construcción de un MOSFET tipo
empobrecimiento es la ausencia del aislante en la compuerta.

MESFET
• También hay MESFET tipo enriquecimiento con una
construcción pero sin el canal inicial, como se muestra en
la figura, junto con su símbolo gráfico. Las respuestas y
características en esencia son las mismas que las del
MOSFET tipo enriquecimiento.
• Los MESFET tipo empobrecimiento y tipo enriquecimiento
se hacen con un canal n entre el drenaje y la fuente y, por
consiguiente, sólo los MESFET tipo n son comerciales.

Gracias
EBERT SAN ROMAN CASTILLO

Transistores de efecto

Recomendados

Recomendados

Más contenido relacionado

La actualidad más candente

La actualidad más candente (20)

Similar a Transistores de efecto

Similar a Transistores de efecto (20)

Último

Último (20)

Transistores de efecto