Este documento describe la configuración de comunicaciones asíncronas y síncronas usando un PIC. Explica cómo configurar los puertos, el registro de velocidad de baudios y los bits de control para habilitar la transmisión y recepción asíncrona de datos. También describe brevemente la transmisión síncrona, la cual requiere una conexión adicional para la señal de reloj y donde un dispositivo actúa como maestro y el otro como esclavo.

2. CONFIGURACION ASINCRONA:
1. Configurar RC6/TX como salida y
RC7/RX como entrada.
2. Inicializar el registro SPBRG con el
valor apropiado según los cálculos
realizados. Si se desea el margen alto
se pondrá a uno el bit BRGH.
3. Habilitar USART en modo asíncrono
con SYN= 0 y SPEN= 1.
4. Habilitar la interrupción (opcional)
con TXIE=1. (PIE1,4).
5. Poner a cero o a uno el bit TX9 (8 ó
9 bits).
6. Habilitar la transmisión con TXEN=
1, el cual pondrá a uno el bit TXIF.
7. Si se han seleccionado 9 bits se deber
poner el noveno en el bit TX9D.
8. Cargar el dato en el registro TXREG
(comenzar la transmisión).
CONFIGURACION DE UNA
TRANSMISION ASINCRONA:

3. En la transmisión asíncrona, ningún
eslabón para el reloj.
La sincronización se hace ' usando
una proporción del baudio fija y la
salida usando
y detiene los pedazos.

4. CONFIGURACION DE UNA RECEPCION
ASINCRONA:
1. Configurar RC6/TX como salida y RC7/RX como entrada.
2.Inicializar el registro SPBRG con el valor apropiado según los
cálculos realizados. Si se desea el margen alto se pondrá a uno el bit
BRGH.
3.Habilitar USART en modo asíncrono con SYN= 0 y SPEN= 1.
4.Habilitar la interrupción (si se desea ) poniendo a uno el bit RCIE
(PIE1,5).
5.Poner a uno el bit RX9 (RCSTA,6) para habilitar 9 bits de recepción.
6.Habilitar la recepción poniendo a uno el bit CREN.
7.El flag RCIF subirá a uno cuando se complete la recepción y se
ocasionará una interrupción si está habilitado el bit RCIE.
8.Leer el registro RCSTA, cargar el noveno bit (si está habilitado) y
comprobar si ha ocurrido un error durante la recepción.
9.Leer el octavo bit recibido y dar lectura al registro RCREG para conocer
si el dispositivo se ha direccionado.
10.Si ha ocurrido un error borrarlo poniendo a cero el bit CREN.
11.Si el dispositivo ha sido direccionado, borrar el bit ADDEN para
permitir que los datos puedan leerse del buffer receptor

5. DIAGRAMA RECEPTOR:

6. CONFIGURACION SINCRONA:
TRANSMISION SINCRONA:
El corazón del transmisor es el
transmitir (de serie) del registro de
desplazamiento (TSR). El registro de
desplazamiento obtiene sus datos de la
lectura / escritura de transmisión
amortiguar registrarse TXREG. El
registro TXREG se carga con los datos
en el software. El registro TSR es
no se carga hasta que el último bit se ha
transmitido de la carga anterior. Tan
pronto como el último bit
se transmite, el TSR se carga con los
nuevos datos del TXREG (si está
disponible).

7. • necesita una conexión adicional para la señal
de reloj. Una Usart hace de Master y la otra de
esclava. La comunicación es del tipo halfduplex
(bidireccional por turnos). Se emplea cuando
se quiere comunicar un PIC con otro
dispositivo electrónico, como una memoria
EEPROM externa.

8. - En la transmisión síncrona, un eslabón
separado está especializado para el
cronometre de un término (Amo) a otro (el
Esclavo).