UN RECORRIDO A TRAVÉS DEL PROCESADOR Y SU FUNCIONAMIENTO... UNIDAD ARITMÉTICA LÓGICA, REPERTORIO DE INSTRUCCIONES, UNIDAD DE CONTROL CABLEADA Y MICROPROGRAMADA...

1. PROCESADOR

6. ALU INSTRUCCIONES El conjunto de instrucciones máquinas constituye la especificación o requisitos del procesador, en otras palabras, el func. del proc. está determinado por las instruc. que ejecuta.

8. Referencia a Operandos Fuentes u Origen.

9. Referencia a Operandos de Destino o Resultado.

11. Transferencia de datos entre dos registros.

12. Entre registros y memoria.

13. Entre dos posiciones de memoria.

14. Entrada / Salida

16. De Almacenamiento de Datos.

17. De Transferencia de Datos.

19. SUB Restar.

20. MPY Multiplicar.

21. DIV Dividir.

22. LOAD Cargar datos de memoria.

27. DISEÑO UC La ejecución de un programa consiste en la realización secuencial de instrucciones. Cada instrucción se ejecuta durante un ciclo de instrucción compuesto por subciclos más cortos (captación, indirecto, ejecución, interrupción). La ejecución de cada subciclo incluye una o más operaciones más breves (microoperaciones).

28. DISEÑO UC * Registro de Dirección de Memoria (MAR): especifica la dirección de memoria de una operación de lectura o escritura. * Registro Intermedio de Memoria (MBR): contiene el valor a almacenar en memoria o el ultimo valor leído de memoria. * Contador de Programa (PC): contiene la dirección de la siguiente instrucción a captar. * Registro de Instrucción (IR): contiene la ultima instrucción captada.

29. DISEÑO UC CICLO DE CAPTACIÓN

30. DISEÑO UC CICLO DE CAPTACIÓN T1: MAR  (PC). T2: MBR  MEMORIA. PC  (PC) + I. T3: IR  (MBR).

31. DISEÑO UC CICLO DE CAPTACIÓN

32. DISEÑO UC CICLO INDIRECTO

33. DISEÑO UC CICLO INDIRECTO T1: MAR  (IR (Dirección)). T2: MBR  MEMORIA. T3: IR (Dirección)  (MBR (Dirección)).

34. DISEÑO UC CICLO INDIRECTO

35. DISEÑO UC CICLO DE INTERRUPCIÓN T1: MBR  (PC). T2: MAR  Dirección de salvaguarda. PC  Dirección de rutina. T3: MEMORIA  (MBR).

36. DISEÑO UC CICLO DE INTERRUPCIÓN

37. DISEÑO UC CICLO DE EJECUCIÓN (ADD R1, X) T1: MAR  (IR (Dirección)). T2: MBR  MEMORIA. T3: R1  (R1) + (MBR).

38. DISEÑO UC CICLO DE EJECUCIÓN (ISZ X) T1: MAR  (IR (Dirección)). T2: MBR  MEMORIA. T3: MBR  (MBR) + 1. T4: MEMORIA  (MBR). IF ((MBR) = 0) then (PC  PC + I).

39. DISEÑO UC CICLO DE EJECUCIÓN (BSA X) T1: MAR  (IR (Dirección)). MBR  (PC). T2: PC  (IR (Dirección)). MEMORIA  (MBR). T3: PC  (PC) + I.

41. Describir las microoperaciones que ejecuta el procesador.

43. Transferir datos de un registro a una interfaz externa.

44. Transferir datos de una interfaz externa a un registro.

47. IMPLEMENTACIÓN CABLEADA Con esta implementación la UC es esencialmente un circuito combinacional. Sus señales lógicas de entrada se transforman en conjunto de señales de salida, que son las señales de control.

48. IMPLEMENTACIÓN CABLEADA

49. IMPLEMENTACIÓN MICROPROGRAMADA La Lógica de la UC se especifica mediante un microprograma. El cual consiste en una secuencia de instrucciones en un lenguaje de microprogramación (instrucciones elementales que especifican microoperaciones).

50. IMPLEMENTACIÓN MICROPROGRAMADA

51. IMPLEMENTACIÓN MICROPROGRAMADA - Memoria de Control: almacena el conjunto de microinstrucciones. - Registro de Dirección de Control: contiene la dirección de la siguiente microinstrucción a leer. - Registro Intermedio de Control: contiene la microinstrucción leída de la MC.

54. MP resulta más económica y menos propensa a errores.

55. La UC cableada contendrá lógica compleja para el secuenciamiento a través de las microoperaciones del ciclo de instrucción.

57. MP es la técnica dominante para implementar UC en las arquitecturas CISC puras, por su facilidad de implementación.