SlideShare una empresa de Scribd logo
Unidad de
procesamiento
Instituto Universitario Politécnico
“Santiago Mariño”
Sede Barcelona Edo Anzoátegui
Bachiller: Guillermo Guzman
C.I:28407783
Barcelona, noviembre del 2020
Conceptos básicos
En arquitectura de ordenadores, el Memory Address
Register (MAR), en español Registro de Direcciones de
Memoria, es un registro específico de alta velocidad,
integrado en el microprocesador. Este registro contiene la
dirección del dato que se quiere leer o escribir. El registro
está conectado con el bus de direcciones, y su contenido
se refleja en este bus.
El número de direcciones que se pueden direccionar con
una CPU depende del tamaño del MAR. Si el MAR tiene n
bits de tamaño entonces se podrán direccionar un máximo
de 2n palabras.
MAR CPU
También conocido como CPU o unidad central de
procesamiento, el microprocesador es un motor de
cálculo completo que se fabrica en un solo chip de
silicio. También se conoce como el corazón de
cualquier ordenador normal, ya sea una máquina de
escritorio, un servidor o un ordenador portátil.
Está compuesto por circuitos integrados que
contienen miles de transistores, dependiendo de la
potencia del equipo.
Conceptos Básicos
El registro de instrucción IR es un registro de la unidad
de control de la CPU en donde se almacena la instrucción
que se está ejecutando. En los procesadores simples
cada instrucción a ser ejecutada es cargada en el registro
de la instrucción que la contiene mientras se es
decodificada, preparada y al final ejecutada, un proceso
que puede tomar varios pasos. Los procesadores más
complejos usan una tubería de registros de
instrucción donde cada etapa de la tubería hace parte del
trabajo, decodificación, preparación, o ejecución, y
después pasa el resultado a la siguiente etapa para
realizar el siguiente paso hasta que la instrucción es
procesada totalmente. Esto funciona como una línea de
ensamblaje en donde en cada etapa se hace un trabajo
parcial, y luego se pasa a la siguiente etapa para
continuar con la fabricación del producto. Los
procesadores modernos pueden incluso hacer algunos de
los pasos de fuera de orden ya que la decodificación de
varias instrucciones se hace en paralelo.
IR
En arquitectura de ordenadores, Memory Data
Register (MDR), en español Registro de Datos de
Memoria, es un registro específico de alta velocidad y
poca capacidad, integrado en el microprocesador. El
registro está conectado al bus de datos y a través de él, el
CPU lee o escribe un dato a dicho bus, que a
continuación llegará a la memoria o a un puerto
de entrada/salida.
MDR
Ejecución de una instrucción completa
EJECUCIÓN DE INSTRUCCIONES La función básica que realiza un computador es la ejecución de
un programa. Un programa consiste en un conjunto de instrucciones y datos almacenados en la unidad
de memoria. La CPU es la encargada de ejecutar las instrucciones especificadas en el programa.
Secuencia de señal de control
La secuencia de operaciones realizadas en la ejecución de una instrucción constituye lo que se denomina
ciclo de instrucción. Lo más cómodo es considerar que el procesamiento del ciclo de instrucción consta de
dos fases: a) Fase de Búsqueda b)Fase de Ejecución
Fase de búsqueda
1-Transferir el contenido del Contador de Programa (CP)
al registro de Direcciones (RD).
2-Pasar a registro de Memoria (RM) el dato almacenado en
la dirección de memoria indicada por RD.
3-Transferir el dato leído desde el RM al registro de
instrucción (RI).
4-Incrementar el valor del Contador de Programa para
apuntar a la instrucción siguiente.
Fase de ejecución
1-Decodificación de la Instrucción. Por ejemplo la
Instrucción ADD. (la instrucción es cambiada por
su código máquina correspondiente)
2-Transferencia del campo “CD” de la instrucción en
curso ( este campo contiene la dirección de memoria
en la que se encuentra el operando, y que se
encuentra en el registro RI desde que finalizó la fase
de búsqueda), al registro RD. Se inicia, por tanto,
un proceso similar al de la fase de búsqueda, pero
en esta ocasión para buscar en memoria el operando
de la instrucción.
3-Lanzar un ciclo de lectura de memoria que ponga
en RM el operando almacenado en la dirección
indicada por RD.
4-Transferencia del dato leído desde el RM al registro
intermedio ,Ro2, del Operador. Paralelamente se
puede transferir el otro operando desde el
acumulador, AC, (contenido en él un instante
anterior), al registro intermedio Ro1. Realizar la
operación de SUMA (ADD) y almacenar el resultado
en el AC. 9.

Más contenido relacionado

La actualidad más candente

Unidad de procesamiento
Unidad de procesamientoUnidad de procesamiento
Unidad de procesamiento
JuanNarvaez48
 
Maria Mora 27.892.525
Maria Mora 27.892.525Maria Mora 27.892.525
Maria Mora 27.892.525
MariaMora155
 
Unidad de procesamiento
Unidad de procesamientoUnidad de procesamiento
Unidad de procesamiento
AbrahamGallardoRodri
 
Cap 1 almacenamiento de datos
Cap 1 almacenamiento de datosCap 1 almacenamiento de datos
Cap 1 almacenamiento de datos
Jose Skiipp Miralda
 
Temporización de-memorias-dram
Temporización de-memorias-dramTemporización de-memorias-dram
Temporización de-memorias-dram
ItzelRodriguezFuentes
 
Cap 2 tratamiento de datos
Cap 2 tratamiento de datosCap 2 tratamiento de datos
Cap 2 tratamiento de datos
Jose Skiipp Miralda
 
Luis Filgueira dipositivas
Luis Filgueira dipositivasLuis Filgueira dipositivas
Luis Filgueira dipositivas
luisfilgueira1
 
2.3.1
2.3.12.3.1
Direccionamiento
DireccionamientoDireccionamiento
Memorias
MemoriasMemorias
Memorias
Doritaa Ramirez
 
Ejecuta stephanysanchez_arquitectura
Ejecuta stephanysanchez_arquitecturaEjecuta stephanysanchez_arquitectura
Ejecuta stephanysanchez_arquitectura
stefisanchez
 
Clase 3.ram (segmentos), direccionamiento miento.
Clase 3.ram (segmentos), direccionamiento miento.Clase 3.ram (segmentos), direccionamiento miento.
Clase 3.ram (segmentos), direccionamiento miento.
alaey84
 
Previo3 - Dispositivos de E/S
Previo3 - Dispositivos de E/SPrevio3 - Dispositivos de E/S
Previo3 - Dispositivos de E/S
Bertha Vega
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras
m220
 
Componentes de un computador
Componentes de un computadorComponentes de un computador
Componentes de un computador
estalinramirez84
 
Memorias
MemoriasMemorias
Memorias
jose luna
 
Socket o zocalo de procesador
Socket o zocalo de procesadorSocket o zocalo de procesador
Socket o zocalo de procesador
jhon alexander
 
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
lauriskzs
 
Grupo 1 memoria
Grupo 1 memoriaGrupo 1 memoria
Grupo 1 memoria
Narcisa Conde
 
Registros del cpu!
Registros del cpu!Registros del cpu!
Registros del cpu!
romo91
 

La actualidad más candente (20)

Unidad de procesamiento
Unidad de procesamientoUnidad de procesamiento
Unidad de procesamiento
 
Maria Mora 27.892.525
Maria Mora 27.892.525Maria Mora 27.892.525
Maria Mora 27.892.525
 
Unidad de procesamiento
Unidad de procesamientoUnidad de procesamiento
Unidad de procesamiento
 
Cap 1 almacenamiento de datos
Cap 1 almacenamiento de datosCap 1 almacenamiento de datos
Cap 1 almacenamiento de datos
 
Temporización de-memorias-dram
Temporización de-memorias-dramTemporización de-memorias-dram
Temporización de-memorias-dram
 
Cap 2 tratamiento de datos
Cap 2 tratamiento de datosCap 2 tratamiento de datos
Cap 2 tratamiento de datos
 
Luis Filgueira dipositivas
Luis Filgueira dipositivasLuis Filgueira dipositivas
Luis Filgueira dipositivas
 
2.3.1
2.3.12.3.1
2.3.1
 
Direccionamiento
DireccionamientoDireccionamiento
Direccionamiento
 
Memorias
MemoriasMemorias
Memorias
 
Ejecuta stephanysanchez_arquitectura
Ejecuta stephanysanchez_arquitecturaEjecuta stephanysanchez_arquitectura
Ejecuta stephanysanchez_arquitectura
 
Clase 3.ram (segmentos), direccionamiento miento.
Clase 3.ram (segmentos), direccionamiento miento.Clase 3.ram (segmentos), direccionamiento miento.
Clase 3.ram (segmentos), direccionamiento miento.
 
Previo3 - Dispositivos de E/S
Previo3 - Dispositivos de E/SPrevio3 - Dispositivos de E/S
Previo3 - Dispositivos de E/S
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras
 
Componentes de un computador
Componentes de un computadorComponentes de un computador
Componentes de un computador
 
Memorias
MemoriasMemorias
Memorias
 
Socket o zocalo de procesador
Socket o zocalo de procesadorSocket o zocalo de procesador
Socket o zocalo de procesador
 
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
 
Grupo 1 memoria
Grupo 1 memoriaGrupo 1 memoria
Grupo 1 memoria
 
Registros del cpu!
Registros del cpu!Registros del cpu!
Registros del cpu!
 

Similar a Unidad de procesamiento

Presentacion sistemas digitales ii robert i drogo c.i.26.841.800 ing electron...
Presentacion sistemas digitales ii robert i drogo c.i.26.841.800 ing electron...Presentacion sistemas digitales ii robert i drogo c.i.26.841.800 ing electron...
Presentacion sistemas digitales ii robert i drogo c.i.26.841.800 ing electron...
rainvicc
 
Unidad de procesamiento
Unidad de procesamientoUnidad de procesamiento
Unidad de procesamiento
Kleisder Calderon
 
Presentación Hilbert Delgado
Presentación Hilbert DelgadoPresentación Hilbert Delgado
Presentación Hilbert Delgado
HilbertJesus
 
El procesador y sus registros internos
El procesador y sus registros internosEl procesador y sus registros internos
El procesador y sus registros internos
romo91
 
Manuel abreu 21.356.675 sistemas digitales ii #44
Manuel abreu 21.356.675 sistemas digitales ii #44Manuel abreu 21.356.675 sistemas digitales ii #44
Manuel abreu 21.356.675 sistemas digitales ii #44
datdat34
 
Hernan espinoza 5_b_t#2
Hernan espinoza 5_b_t#2Hernan espinoza 5_b_t#2
Hernan espinoza 5_b_t#2
Hernan Espinoza
 
Sistemas digitales ii
Sistemas digitales iiSistemas digitales ii
Sistemas digitales ii
ngelMadrid
 
Sistemas digitales ii
Sistemas digitales iiSistemas digitales ii
Sistemas digitales ii
Joalixvs
 
Sistemas digitales ii
Sistemas digitales iiSistemas digitales ii
Sistemas digitales ii
Joalixvs
 
Arquitectura de una computadora
Arquitectura de una computadoraArquitectura de una computadora
Arquitectura de una computadora
jessiicasaldana
 
Diagrama de bloque procesador intel
Diagrama de bloque procesador intelDiagrama de bloque procesador intel
Diagrama de bloque procesador intel
Cristian Paredes
 
Sistemas digitales ii
Sistemas digitales iiSistemas digitales ii
Sistemas digitales ii
ngelMadrid
 
Registro e intrucciones de microprocesador
Registro e intrucciones de microprocesadorRegistro e intrucciones de microprocesador
Registro e intrucciones de microprocesador
Anderson Gutierrez
 
Unidad de procesamiento
Unidad de procesamientoUnidad de procesamiento
Unidad de procesamiento
JesusAlfonzo18
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras
16kemhernandez
 
Unidad de procesamiento sis2
Unidad de procesamiento sis2Unidad de procesamiento sis2
Unidad de procesamiento sis2
RubenPerez180
 
Unidad de procesamiento
Unidad de procesamientoUnidad de procesamiento
Unidad de procesamiento
OrlandoRodriguezGonz
 
Registros de los Microprocesadores
Registros de los MicroprocesadoresRegistros de los Microprocesadores
Registros de los Microprocesadores
josep urdaneta
 
Arquitectura de computadores y redes
Arquitectura de computadores y redesArquitectura de computadores y redes
Arquitectura de computadores y redes
Yeison Montaña
 
Arquitectura de un computador
Arquitectura de un computadorArquitectura de un computador
Arquitectura de un computador
thegrim85
 

Similar a Unidad de procesamiento (20)

Presentacion sistemas digitales ii robert i drogo c.i.26.841.800 ing electron...
Presentacion sistemas digitales ii robert i drogo c.i.26.841.800 ing electron...Presentacion sistemas digitales ii robert i drogo c.i.26.841.800 ing electron...
Presentacion sistemas digitales ii robert i drogo c.i.26.841.800 ing electron...
 
Unidad de procesamiento
Unidad de procesamientoUnidad de procesamiento
Unidad de procesamiento
 
Presentación Hilbert Delgado
Presentación Hilbert DelgadoPresentación Hilbert Delgado
Presentación Hilbert Delgado
 
El procesador y sus registros internos
El procesador y sus registros internosEl procesador y sus registros internos
El procesador y sus registros internos
 
Manuel abreu 21.356.675 sistemas digitales ii #44
Manuel abreu 21.356.675 sistemas digitales ii #44Manuel abreu 21.356.675 sistemas digitales ii #44
Manuel abreu 21.356.675 sistemas digitales ii #44
 
Hernan espinoza 5_b_t#2
Hernan espinoza 5_b_t#2Hernan espinoza 5_b_t#2
Hernan espinoza 5_b_t#2
 
Sistemas digitales ii
Sistemas digitales iiSistemas digitales ii
Sistemas digitales ii
 
Sistemas digitales ii
Sistemas digitales iiSistemas digitales ii
Sistemas digitales ii
 
Sistemas digitales ii
Sistemas digitales iiSistemas digitales ii
Sistemas digitales ii
 
Arquitectura de una computadora
Arquitectura de una computadoraArquitectura de una computadora
Arquitectura de una computadora
 
Diagrama de bloque procesador intel
Diagrama de bloque procesador intelDiagrama de bloque procesador intel
Diagrama de bloque procesador intel
 
Sistemas digitales ii
Sistemas digitales iiSistemas digitales ii
Sistemas digitales ii
 
Registro e intrucciones de microprocesador
Registro e intrucciones de microprocesadorRegistro e intrucciones de microprocesador
Registro e intrucciones de microprocesador
 
Unidad de procesamiento
Unidad de procesamientoUnidad de procesamiento
Unidad de procesamiento
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras
 
Unidad de procesamiento sis2
Unidad de procesamiento sis2Unidad de procesamiento sis2
Unidad de procesamiento sis2
 
Unidad de procesamiento
Unidad de procesamientoUnidad de procesamiento
Unidad de procesamiento
 
Registros de los Microprocesadores
Registros de los MicroprocesadoresRegistros de los Microprocesadores
Registros de los Microprocesadores
 
Arquitectura de computadores y redes
Arquitectura de computadores y redesArquitectura de computadores y redes
Arquitectura de computadores y redes
 
Arquitectura de un computador
Arquitectura de un computadorArquitectura de un computador
Arquitectura de un computador
 

Último

REPORTE DE HOMICIDIO DOLOSO-MAYO 2024.pdf
REPORTE DE HOMICIDIO DOLOSO-MAYO 2024.pdfREPORTE DE HOMICIDIO DOLOSO-MAYO 2024.pdf
REPORTE DE HOMICIDIO DOLOSO-MAYO 2024.pdf
IrapuatoCmovamos
 
Encuesta CATI Verdad Venezuela abril 2024 (PÚBLICO).pdf
Encuesta CATI Verdad Venezuela abril 2024 (PÚBLICO).pdfEncuesta CATI Verdad Venezuela abril 2024 (PÚBLICO).pdf
Encuesta CATI Verdad Venezuela abril 2024 (PÚBLICO).pdf
DivergenteDespierto
 
contraguerrilla.pdf sobre anti emboscadas
contraguerrilla.pdf sobre anti emboscadascontraguerrilla.pdf sobre anti emboscadas
contraguerrilla.pdf sobre anti emboscadas
DieguinhoSalazar
 
Obligaciones_de_los_Municipios_y_Departamentos_en_los_Determinantes_Ambiental...
Obligaciones_de_los_Municipios_y_Departamentos_en_los_Determinantes_Ambiental...Obligaciones_de_los_Municipios_y_Departamentos_en_los_Determinantes_Ambiental...
Obligaciones_de_los_Municipios_y_Departamentos_en_los_Determinantes_Ambiental...
defola5717
 
LINEA DE TIEMPO Y PERIODO INTERTESTAMENTARIO
LINEA DE TIEMPO Y PERIODO INTERTESTAMENTARIOLINEA DE TIEMPO Y PERIODO INTERTESTAMENTARIO
LINEA DE TIEMPO Y PERIODO INTERTESTAMENTARIO
AaronPleitez
 
e learning^.pptxdieguearmandozuñiga. Comhot
e learning^.pptxdieguearmandozuñiga. Comhote learning^.pptxdieguearmandozuñiga. Comhot
e learning^.pptxdieguearmandozuñiga. Comhot
diegozuniga768
 
DEFENSA NACIONAL.ppt muy fácil de entender
DEFENSA NACIONAL.ppt muy fácil de entenderDEFENSA NACIONAL.ppt muy fácil de entender
DEFENSA NACIONAL.ppt muy fácil de entender
mvargasleveau
 
TEMA 10_PROBABILIDADES_UCSM-Semana 12-FASE III.pptx
TEMA 10_PROBABILIDADES_UCSM-Semana 12-FASE III.pptxTEMA 10_PROBABILIDADES_UCSM-Semana 12-FASE III.pptx
TEMA 10_PROBABILIDADES_UCSM-Semana 12-FASE III.pptx
kdorianmen210
 
3-Modelamiento de Procesos usando BPMN.ppt
3-Modelamiento de Procesos usando BPMN.ppt3-Modelamiento de Procesos usando BPMN.ppt
3-Modelamiento de Procesos usando BPMN.ppt
nahumrondanurbano
 
sistema paralingüística fhdjsjsbsnnssnnsbs
sistema paralingüística fhdjsjsbsnnssnnsbssistema paralingüística fhdjsjsbsnnssnnsbs
sistema paralingüística fhdjsjsbsnnssnnsbs
SantiagoMejia99
 
Sistema informatico, power point asir 1 curso
Sistema informatico, power point asir 1 cursoSistema informatico, power point asir 1 curso
Sistema informatico, power point asir 1 curso
NereaMolina10
 
Minería de Datos e IA Conceptos, Fundamentos y Aplicaciones.pdf
Minería de Datos e IA  Conceptos, Fundamentos y Aplicaciones.pdfMinería de Datos e IA  Conceptos, Fundamentos y Aplicaciones.pdf
Minería de Datos e IA Conceptos, Fundamentos y Aplicaciones.pdf
MedTechBiz
 
Semana 09 - Tema 02 Dinámica de cuentas del plan contable.pdf
Semana 09 - Tema 02 Dinámica de cuentas del plan contable.pdfSemana 09 - Tema 02 Dinámica de cuentas del plan contable.pdf
Semana 09 - Tema 02 Dinámica de cuentas del plan contable.pdf
WendyMLaura
 
nombres de las unidades y situacion significativa 2024.docx
nombres de las unidades y situacion significativa 2024.docxnombres de las unidades y situacion significativa 2024.docx
nombres de las unidades y situacion significativa 2024.docx
silvanasotos
 
Informe de violencia mayo 2024 - Multigremial Mayo.pdf
Informe de violencia mayo 2024 - Multigremial Mayo.pdfInforme de violencia mayo 2024 - Multigremial Mayo.pdf
Informe de violencia mayo 2024 - Multigremial Mayo.pdf
Emisor Digital
 
MI CECTOR POSTE BLANCO - Paián .pdf
MI  CECTOR  POSTE  BLANCO - Paián   .pdfMI  CECTOR  POSTE  BLANCO - Paián   .pdf
MI CECTOR POSTE BLANCO - Paián .pdf
GustavoTello19
 
ACOMPAÑAMIENTO INTEGRAL DE VALORES .pptx
ACOMPAÑAMIENTO INTEGRAL DE VALORES .pptxACOMPAÑAMIENTO INTEGRAL DE VALORES .pptx
ACOMPAÑAMIENTO INTEGRAL DE VALORES .pptx
MelanieYuksselleCarr
 
04 capital interes simple.pdf de la clase métodos cuantitativos
04 capital interes simple.pdf de la clase métodos cuantitativos04 capital interes simple.pdf de la clase métodos cuantitativos
04 capital interes simple.pdf de la clase métodos cuantitativos
MarcoPolo545324
 
Comunidades virtuales de aprendizaje o educativas E-LEARNING.pdf
Comunidades virtuales de aprendizaje  o educativas E-LEARNING.pdfComunidades virtuales de aprendizaje  o educativas E-LEARNING.pdf
Comunidades virtuales de aprendizaje o educativas E-LEARNING.pdf
brayansangar73
 
Que es una independización de inmueble o predio
Que es una independización de inmueble o predioQue es una independización de inmueble o predio
Que es una independización de inmueble o predio
laguilart
 

Último (20)

REPORTE DE HOMICIDIO DOLOSO-MAYO 2024.pdf
REPORTE DE HOMICIDIO DOLOSO-MAYO 2024.pdfREPORTE DE HOMICIDIO DOLOSO-MAYO 2024.pdf
REPORTE DE HOMICIDIO DOLOSO-MAYO 2024.pdf
 
Encuesta CATI Verdad Venezuela abril 2024 (PÚBLICO).pdf
Encuesta CATI Verdad Venezuela abril 2024 (PÚBLICO).pdfEncuesta CATI Verdad Venezuela abril 2024 (PÚBLICO).pdf
Encuesta CATI Verdad Venezuela abril 2024 (PÚBLICO).pdf
 
contraguerrilla.pdf sobre anti emboscadas
contraguerrilla.pdf sobre anti emboscadascontraguerrilla.pdf sobre anti emboscadas
contraguerrilla.pdf sobre anti emboscadas
 
Obligaciones_de_los_Municipios_y_Departamentos_en_los_Determinantes_Ambiental...
Obligaciones_de_los_Municipios_y_Departamentos_en_los_Determinantes_Ambiental...Obligaciones_de_los_Municipios_y_Departamentos_en_los_Determinantes_Ambiental...
Obligaciones_de_los_Municipios_y_Departamentos_en_los_Determinantes_Ambiental...
 
LINEA DE TIEMPO Y PERIODO INTERTESTAMENTARIO
LINEA DE TIEMPO Y PERIODO INTERTESTAMENTARIOLINEA DE TIEMPO Y PERIODO INTERTESTAMENTARIO
LINEA DE TIEMPO Y PERIODO INTERTESTAMENTARIO
 
e learning^.pptxdieguearmandozuñiga. Comhot
e learning^.pptxdieguearmandozuñiga. Comhote learning^.pptxdieguearmandozuñiga. Comhot
e learning^.pptxdieguearmandozuñiga. Comhot
 
DEFENSA NACIONAL.ppt muy fácil de entender
DEFENSA NACIONAL.ppt muy fácil de entenderDEFENSA NACIONAL.ppt muy fácil de entender
DEFENSA NACIONAL.ppt muy fácil de entender
 
TEMA 10_PROBABILIDADES_UCSM-Semana 12-FASE III.pptx
TEMA 10_PROBABILIDADES_UCSM-Semana 12-FASE III.pptxTEMA 10_PROBABILIDADES_UCSM-Semana 12-FASE III.pptx
TEMA 10_PROBABILIDADES_UCSM-Semana 12-FASE III.pptx
 
3-Modelamiento de Procesos usando BPMN.ppt
3-Modelamiento de Procesos usando BPMN.ppt3-Modelamiento de Procesos usando BPMN.ppt
3-Modelamiento de Procesos usando BPMN.ppt
 
sistema paralingüística fhdjsjsbsnnssnnsbs
sistema paralingüística fhdjsjsbsnnssnnsbssistema paralingüística fhdjsjsbsnnssnnsbs
sistema paralingüística fhdjsjsbsnnssnnsbs
 
Sistema informatico, power point asir 1 curso
Sistema informatico, power point asir 1 cursoSistema informatico, power point asir 1 curso
Sistema informatico, power point asir 1 curso
 
Minería de Datos e IA Conceptos, Fundamentos y Aplicaciones.pdf
Minería de Datos e IA  Conceptos, Fundamentos y Aplicaciones.pdfMinería de Datos e IA  Conceptos, Fundamentos y Aplicaciones.pdf
Minería de Datos e IA Conceptos, Fundamentos y Aplicaciones.pdf
 
Semana 09 - Tema 02 Dinámica de cuentas del plan contable.pdf
Semana 09 - Tema 02 Dinámica de cuentas del plan contable.pdfSemana 09 - Tema 02 Dinámica de cuentas del plan contable.pdf
Semana 09 - Tema 02 Dinámica de cuentas del plan contable.pdf
 
nombres de las unidades y situacion significativa 2024.docx
nombres de las unidades y situacion significativa 2024.docxnombres de las unidades y situacion significativa 2024.docx
nombres de las unidades y situacion significativa 2024.docx
 
Informe de violencia mayo 2024 - Multigremial Mayo.pdf
Informe de violencia mayo 2024 - Multigremial Mayo.pdfInforme de violencia mayo 2024 - Multigremial Mayo.pdf
Informe de violencia mayo 2024 - Multigremial Mayo.pdf
 
MI CECTOR POSTE BLANCO - Paián .pdf
MI  CECTOR  POSTE  BLANCO - Paián   .pdfMI  CECTOR  POSTE  BLANCO - Paián   .pdf
MI CECTOR POSTE BLANCO - Paián .pdf
 
ACOMPAÑAMIENTO INTEGRAL DE VALORES .pptx
ACOMPAÑAMIENTO INTEGRAL DE VALORES .pptxACOMPAÑAMIENTO INTEGRAL DE VALORES .pptx
ACOMPAÑAMIENTO INTEGRAL DE VALORES .pptx
 
04 capital interes simple.pdf de la clase métodos cuantitativos
04 capital interes simple.pdf de la clase métodos cuantitativos04 capital interes simple.pdf de la clase métodos cuantitativos
04 capital interes simple.pdf de la clase métodos cuantitativos
 
Comunidades virtuales de aprendizaje o educativas E-LEARNING.pdf
Comunidades virtuales de aprendizaje  o educativas E-LEARNING.pdfComunidades virtuales de aprendizaje  o educativas E-LEARNING.pdf
Comunidades virtuales de aprendizaje o educativas E-LEARNING.pdf
 
Que es una independización de inmueble o predio
Que es una independización de inmueble o predioQue es una independización de inmueble o predio
Que es una independización de inmueble o predio
 

Unidad de procesamiento

  • 1. Unidad de procesamiento Instituto Universitario Politécnico “Santiago Mariño” Sede Barcelona Edo Anzoátegui Bachiller: Guillermo Guzman C.I:28407783 Barcelona, noviembre del 2020
  • 2. Conceptos básicos En arquitectura de ordenadores, el Memory Address Register (MAR), en español Registro de Direcciones de Memoria, es un registro específico de alta velocidad, integrado en el microprocesador. Este registro contiene la dirección del dato que se quiere leer o escribir. El registro está conectado con el bus de direcciones, y su contenido se refleja en este bus. El número de direcciones que se pueden direccionar con una CPU depende del tamaño del MAR. Si el MAR tiene n bits de tamaño entonces se podrán direccionar un máximo de 2n palabras. MAR CPU También conocido como CPU o unidad central de procesamiento, el microprocesador es un motor de cálculo completo que se fabrica en un solo chip de silicio. También se conoce como el corazón de cualquier ordenador normal, ya sea una máquina de escritorio, un servidor o un ordenador portátil. Está compuesto por circuitos integrados que contienen miles de transistores, dependiendo de la potencia del equipo.
  • 3. Conceptos Básicos El registro de instrucción IR es un registro de la unidad de control de la CPU en donde se almacena la instrucción que se está ejecutando. En los procesadores simples cada instrucción a ser ejecutada es cargada en el registro de la instrucción que la contiene mientras se es decodificada, preparada y al final ejecutada, un proceso que puede tomar varios pasos. Los procesadores más complejos usan una tubería de registros de instrucción donde cada etapa de la tubería hace parte del trabajo, decodificación, preparación, o ejecución, y después pasa el resultado a la siguiente etapa para realizar el siguiente paso hasta que la instrucción es procesada totalmente. Esto funciona como una línea de ensamblaje en donde en cada etapa se hace un trabajo parcial, y luego se pasa a la siguiente etapa para continuar con la fabricación del producto. Los procesadores modernos pueden incluso hacer algunos de los pasos de fuera de orden ya que la decodificación de varias instrucciones se hace en paralelo. IR En arquitectura de ordenadores, Memory Data Register (MDR), en español Registro de Datos de Memoria, es un registro específico de alta velocidad y poca capacidad, integrado en el microprocesador. El registro está conectado al bus de datos y a través de él, el CPU lee o escribe un dato a dicho bus, que a continuación llegará a la memoria o a un puerto de entrada/salida. MDR
  • 4. Ejecución de una instrucción completa EJECUCIÓN DE INSTRUCCIONES La función básica que realiza un computador es la ejecución de un programa. Un programa consiste en un conjunto de instrucciones y datos almacenados en la unidad de memoria. La CPU es la encargada de ejecutar las instrucciones especificadas en el programa. Secuencia de señal de control La secuencia de operaciones realizadas en la ejecución de una instrucción constituye lo que se denomina ciclo de instrucción. Lo más cómodo es considerar que el procesamiento del ciclo de instrucción consta de dos fases: a) Fase de Búsqueda b)Fase de Ejecución
  • 5. Fase de búsqueda 1-Transferir el contenido del Contador de Programa (CP) al registro de Direcciones (RD). 2-Pasar a registro de Memoria (RM) el dato almacenado en la dirección de memoria indicada por RD. 3-Transferir el dato leído desde el RM al registro de instrucción (RI). 4-Incrementar el valor del Contador de Programa para apuntar a la instrucción siguiente. Fase de ejecución 1-Decodificación de la Instrucción. Por ejemplo la Instrucción ADD. (la instrucción es cambiada por su código máquina correspondiente) 2-Transferencia del campo “CD” de la instrucción en curso ( este campo contiene la dirección de memoria en la que se encuentra el operando, y que se encuentra en el registro RI desde que finalizó la fase de búsqueda), al registro RD. Se inicia, por tanto, un proceso similar al de la fase de búsqueda, pero en esta ocasión para buscar en memoria el operando de la instrucción. 3-Lanzar un ciclo de lectura de memoria que ponga en RM el operando almacenado en la dirección indicada por RD. 4-Transferencia del dato leído desde el RM al registro intermedio ,Ro2, del Operador. Paralelamente se puede transferir el otro operando desde el acumulador, AC, (contenido en él un instante anterior), al registro intermedio Ro1. Realizar la operación de SUMA (ADD) y almacenar el resultado en el AC. 9.