El documento presenta un examen propuesto para el curso Sistemas Digitales II. Incluye preguntas sobre el mapeo de componentes en un diagrama VHDL, el diseño de una máquina secuencial asíncrona que funcione como un flip-flop tipo T y la implementación de un circuito completo.

1. SEGUNDO PARCIAL:
SD + MSA
1
011000010111001101100001011011100111101001100001
01101010011001010110000101101110
Sistemas Digitales II
EXAMEN PROPUESTO
SISTEMAS DIGITALES II
vasanza

2. 2
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
Tema 2 (15P): Dado el siguiente diagrama VHDL de un sistema digital, obtenga el
diagrama esquemático completo (15p).
vasanzaSistemas Digitales II

3. 3
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II

4. 4
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II
-- Mapeo de componentes

5. 5
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II
RESPUESTA:
Suma de
valores de
característica
s, en clúster 1
Manejo de memorias RAM
Manejo de
Memoria
inicial, de
características
Suma de
valores de
característica
s, en clúster 2
Promedio y
obtención de
distancias

6. 6
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II
RESPUESTA: Manejo de memorias RAM

7. 7
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II
RESPUESTA: Suma de valores de características, en clúster 1

8. 8
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II
RESPUESTA: Manejo de Memoria inicial, de características

9. 9
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II
RESPUESTA: Suma de valores de características, en clúster 2

10. 10
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II
RESPUESTA: Promedio y obtención de distancias
Promedio
Distancias

11. 11
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II
RESPUESTA: Promedio
Distancias

12. 12
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
Tema 3 (15P):
Diseñar un Maquina Secuencial Asíncrona (MSA) que hace el trabajo de un
decodificador de entradas (CLK, T) y salidas (X, N). Este decodificador al trabajar en
conjunto con una celda Binaria hace la función de un Flip-Flop tipo T (Inversor).
Diagrama del Flip-Flop tipo T:
vasanzaSistemas Digitales II
Tablas de funcionamiento:

13. 13
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
NOTA: la asignación de códigos de estado reducido deberá tener distancia unitaria.
PRESENTAR:
a) Diagrama y mapa de estados primitivo (2p).
b) Tabla de Implicantes y diagrama de equivalencia máxima (2p).
c) Diagrama de estados reducido y asignación de código de estados (4p).
d) Mapa de excitación (2p).
e) Expresiones booleanas del decodificador de estado siguiente y salida (1p).
f) Implementar el circuito completo (4p).
vasanzaSistemas Digitales II

14. 14
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II
RESPUESTA:

15. 15
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II
RESPUESTA:
Dado a que no es posible de asignar códigos de estado con distancia unitaria a un
diagrama de 3 estados, se propone hacer agrupaciones para tener un diagrama de
estados reducido con 4 estados.

16. 16
01101010011001010110000101101110
011000010111001101100001011011100111101001100001
vasanzaSistemas Digitales II
RESPUESTA: