Los microcontroladores AVR son una familia de microcontroladores RISC de 8 bits fabricados por Atmel. Tienen una arquitectura Harvard con 32 registros de 8 bits y memoria de datos, programa e I/O separadas. Los AVR tienen una arquitectura de tubería de dos etapas que los hace relativamente rápidos para microcontroladores de 8 bits. La familia incluye modelos desde el ATtiny11 de 1KB hasta el ATxmega256A3 con 256KB de memoria y periféricos avanzados.

1. jaime.velarde@epn.edu.ec1SISTEMASMICROPROCESADOSFAMILIA DE MICROCONTOLADORESATMELAVR DE 8 BITSElaborado por: Ing. Jaime E. Velarde

2. jaime.velarde@epn.edu.ec2MICROCONTROLADORES AVR Son una familia de microcontroladores RISC fabricados por Atmel. La arquitectura fue concebida por dos estudiantes en el Norwegian Institute of Technology; posteriormente refinada en Atmel Norway, la empresa subsidiaria de Atmel fundada por los dos arquitectos del chip.

3. jaime.velarde@epn.edu.ec3AVR DE 8 BITS Los AVR son CPUs con arquitectura Harvard. Tiene 32 registros de propósito general de 8 bits. Estos registros, los registros de entrada - salida y la memoria de datos forman un solo espacio de localidades, que se acceden mediante operaciones de carga y de almacenamiento.

4. jaime.velarde@epn.edu.ec4CPU DE LOS AVR

5. jaime.velarde@epn.edu.ec5TECNOLOGÍA PIPELINE Los microcontroladores AVR tienen una cañería o “pipeline” con dos etapas (traer y ejecutar), que les permite utilizar un ciclo de reloj en la mayoría de instrucciones, lo que los hace relativamente rápidos entre los microcontroladores de 8 bits. El conjunto de instrucciones es más regular que la de la mayoría de los microcontroladores de 8 bits. Sin embargo, no es completamente ortogonal.

6. jaime.velarde@epn.edu.ec6FAMILIA DE MICROCONTROLADORES Las instrucciones son utilizadas por diferentes modelos que comparten el mismo núcleo, pero que tienen distintos periféricos y cantidades de RAM y ROM: van desde la serie Tiny, como el ATtiny11 de 1KB de memoria flash, sin RAM y 8 pines, hasta la serie Xmega, como el ATxmega256A3 con 256KB de memoria flash, 16KB de memoria SRAM, 4KB de memoria EEPROM, conversor análogo digital de 12 bits y 16 canales, comparador analógico, temporizadores, etc. La compatibilidad entre los distintos modelos es de un grado razonable.

7. jaime.velarde@epn.edu.ec7CARACTERÍSTICAS (1)

8. jaime.velarde@epn.edu.ec8CARACTERÍSTICAS (2)

9. jaime.velarde@epn.edu.ec9CARACTERÍSTICAS (3)

10. jaime.velarde@epn.edu.ec10ENCAPSULADOS ATmega164

11. jaime.velarde@epn.edu.ec11TERMINALES DE POLARIZACIÓNVoltajes de funcionamiento2.7 - 5.5V (ATmega164P)1.8 - 5.5V (ATmega164PV)200 mA es la corriente máxima en los terminales VCC y GND

12. jaime.velarde@epn.edu.ec12ENTRADA PARA EL RESETReset en el encendido y externoPara que se active cuando se polarizaO en cualquier instante

13. jaime.velarde@epn.edu.ec13TERMINALES PARA EL CRISTALRangos de velocidad0 – 20 MHz (ATmega164P)0 – 10 MHz (ATmega164PV)

14. jaime.velarde@epn.edu.ec14PÓRTICOS DE ENTRADA Y SALIDA PARALELAI/O 32 líneas de E/S programablesPórtico A (8 bits)Pórtico B (8 bits)Pórtico C (8 bits)Pórtico D (8 bits)

15. jaime.velarde@epn.edu.ec15CONVERSOR DE ANALÓGICO A DIGITALADC de 10 bits 8 canales8 canales de un solo terminal2 canales diferenciales con ganancia programable de x1, x10 y x2007 canales diferenciales sólo en el encapsulado TQFP

16. jaime.velarde@epn.edu.ec16COMPARADOR ANALÓGICOIncorporado en el mismo chipLa entrada positiva es AIN0La negativa es AIN1Se puede reemplazar AIN1 por las entradas analógicas ADC0 .. ADC7

17. jaime.velarde@epn.edu.ec17INTERFACE JTAG PARA SISTEMA DE DEPURACIÓNJTAG (IEEE std1149.1)En la depuración se tiene acceso a todos periféricosProgramación de la Flash, EEPROM, Fusibles y Bits de seguridadDepuración soportada por el AVR Studio®

18. jaime.velarde@epn.edu.ec18INTERFACE A PERIFÉRICOS SERIALESSPIFull duplexTres líneas para comunicaciones sincrónicasOperación maestro / esclavoSiete velocidades programablesBandera de fin de la transmisión

19. jaime.velarde@epn.edu.ec19INTERRUPCIONES EXTERNASINT0, INT1 e INT2Pueden activarse por flanco de subida o de bajada, o por nivel de cero lógicoTambién se puede generar por software, si son configurados los terminales como salidas

20. jaime.velarde@epn.edu.ec20TEMPORIZADORES / CONTADORESTimer0 y Timer2 de 8 bits Timer1 de 16 bitsDispone de unidades comparadorasSirven como Generadores de FrecuenciasPoseen relojes pre escalables de 10 bitsPermiten implementar Moduladores por Ancho del Pulso

21. jaime.velarde@epn.edu.ec21INTERFACE SERIAL CON DOS LÍNEASTWIOperación maestro / esclavoPuede trabajar como transmisor o como receptorVelocidad de transferencia hasta 400 KHzLongitud de la dirección de 7 bits para 127 esclavos

22. jaime.velarde@epn.edu.ec22RECEPTORES / TRANSMISORES UNIVERSALES SINCRÓNICOS Y ASINCRÓNICOSUSART0 y USART1Full duplexVelocidad de alta resoluciónTramas de 5, 6, 7, 8 o 9 bits, con 1 o 2 bits de paradaDetector de errores de velocidad y en la tramaOperación de maestro o esclavo en comunicaciones sincrónicas

23. jaime.velarde@epn.edu.ec23SALIDA DEL RELOJCLOCKHabilitación de la señal programando el fusibleIncluye como fuente al oscilador interno RCSe puede utilizar el sistema pre escalable para realizar la división del reloj

24. jaime.velarde@epn.edu.ec24INTERRUPCIONES POR CAMBIO DE ESTADO INTERRUPCIONES EXTERNAS ADICIONALESCambios entre PCINT0 y PCINT7 se registra en PCI0Cambios entre PCINT8 y PCINT15 se registra en PCI1Cambios entre PCINT16 y PCINT23 se registra en PCI2Cambios entre PCINT24 y PCINT31 se registra en PCI3

25. jaime.velarde@epn.edu.ec25DIAGRAMA DE BLOQUES