Descripción básica de circuitos contadores digitales. Basado en Sistemas Digitales de Thomas Floyd

1. Realizado por: Ing. Alexandra Giraldo

2.  OTRA DE LAS APLICACIONES IMPORTANTES DE LOS
FLIP-FLOPS
 ARREGLO DE FLIP-FLOPS CONECTADOS ENTRE SI
PARA REALIZAR LA FUNCION DE RECUENTO
 CIRCUITO DIGITAL QUE MUESTRA EL AUMENTO O
DISMINUCION (Cambio de estado)SECUENCIAL
 DEPENDIENDO DEL MODO EN QUE SE APLIQUE LA
SENAL DE RELOJ SE CLASIFICAN EN: ASINCRONOS Y
SINCRONOS
 DENTRO DE CADA UNA DE ESTAS DOS CATEGORIAS
LOS CONTADORES SE CLASIFICAN POR EL TIPO DE
SECUENCIA, NUMERO DE ESTADOS O NUMERO DE
FLIP-FLOPS

3.  SE UTILIZA COMO ENTRADA DE RELOJ DE CADA ETAPA LA SALIDA
DE LA ETAPA PRECEDENTE.
 LOS FLIP-FLOPS DEL CONTADOR NO CAMBIAN DE ESTADO AL
MISMO TIEMPO
 FORMADOS POR FLIP-FLOPS J-K EN ESTADO DE BASCULACION
CONTADOR BINARIO DE 2 BITS

4.  La cantidad de estados de un contador se define
2n
, donde n es el numero de bits o de flip-flops.

5.  Los contadores asincronos tambien son denominados
Contadores de propagacion.
 El efecto de un impulso en la entrada de reloj lo siente
primero FF0, el cual no llega inmediatamente a FF1
debido al retardo de propagacion a traves de FF0.
Del mismo modo se presenta un
retardo de propagacion a
traves de FF1 antes de que FF2
sea disparado
El retardo acumulativo deEl retardo acumulativo de
un contador asincrono esun contador asincrono es
su mayor desventaja parasu mayor desventaja para
muchas aplicaciones.muchas aplicaciones.
Limita la velocidad.Limita la velocidad.
Problemas deProblemas de
decodificaciondecodificacion

7.  MODULO: Numero de estados distintos por el que el
contador puede pasar de forma secuencial, 2n
,
donde n es el numero de flip-flops del contador.
 La secuencia de los contadores que tienen un
numero de estados en su secuencia menor que el
maximo de 2n
se denomina secuencia truncada.
 Un modulo tipico de secuencia truncada es 10, MOD10,
los cuales se denominan contadores de decadas
 Contador BCD va de 0000 – 1001, requiere 4 flip-flops.
(Decodificadores, displays)
 Es necesario forzar al contador a que inicie un nuevo
ciclo antes de haber pasado por todos los estados
normales.

8.  Decodificar el diez
1010 con una
compuerta NAND y
conectar la salida de
la NAND a la
entradas de borrado
de los flip-flops
 Q1 y Q3 estan a nivel
alto al mismo tiempo,
salida de la NAND
nivel bajo activando
CLR de los flip-flops

9.  TODOS LOS FLIP-FLOPS DEL CONTADOR
RECIBEN AL MISMO TIEMPO LA SENAL DE
RELOJ
 SE DEBE USAR UNA DISPOSICION DISTINTA
DE J Y K CON EL FIN DE CONSEGUIR UNA
SECUENCIA BINARIA
 EN SU FUNCIONAMIENTO DEBEMOS
TENER EN CUENTA LA CONDICION DE
RETARDO DE PROPAGACION PARA LA
TRANSICION DE LAS SALIDAS.

10. Inicialmente Q0 y Q1 en estado
Reset
CLK 1. FF0 Basculante, Q0 = 1
FF1 Memoria Q1=0
CLK 2. FF0 Basculante, Q0 = 0
FF1 Basculante Q1= 1

11. Q0 Cambia en cada impulso de
reloj
Q1 Cambia cuando Q0 es 1
Q2 Cambia cuando Q0 y Q1
estan en 1
Se usa una compuerta AND
para la deteccion de esta
condicion
1. Analisis de la secuencia de estados o tabla de estados.

12.  Cuenta de 0000 a 1001 y en vez de pasar a 1010 se
reinicia pasando a 0000
Q0 Basculante J y K nivel alto
Q1 Cambia con siguiente impulso
Q0=1y Q3=0, J1=K1=Q0Q3
Q2 Cambia con siguiente impulso
Q0=1y Q1=1, J2=K2=Q0Q1
Q3 Cambia con siguiente impulso
Q0=1, Q1=1 y Q2=1 o Q0=1y Q3=1,
J3=K3=Q0Q1Q2+ Q0Q3

13. •LOAD, a nivel bajo permite inicializar el contador con cualquier numero BCD
utilizando las entradas de datos
•CLR, a nivel bajo pone el contador en cero 0000 (RESET)
•ENT y ENP, deben estar a nivel alto para que el contador avance cada vez
que reciba un pulso de reloj
•ENT y ENP, en nivel bajo, inibe la cuenta y permanece en el ultimo estado.
•RCO, salida, nivel alto cuando el contador alcanza el fin de cuenta, 1001.
permite conectar contadores en cascada.

14.  CAPAZ DE PROGRESAR EN CUALQUIER
DIRECCION A LO LARGO DE CIERTA
SECUENCIA
 PUEDEN INVERTIRSE EN CUALQUIER
PUNTO DE SU SECUENCIA
 CUENTA CON UNA ENTRADA ADICIONAL
DE CONTROL UP/DOWN

16.  Los contadores se conectan en cascada para poder trabajar
con modulos mayores
 La salida de la ultima etapa de un contador excita la entrada
del siguiente.
 El modulo global de un contador en cascada es igual al
producto de los modulos individuales
 Cuenta con entradas y salidas de control,
CTEN Habilitacion de cuenta
TC Fin de cuenta (RCO)

17.  TC = RCO, Fin de cuenta
 CTEN, Habilitacion de cuenta
 Divisor de frecuencia, Division de senales de alta frecuencia
 Configuraciones de contadores en cascada = cadenas de
division
 Ejemplo: Obtener senales de 100KHz, 10 KHz y 1KHz a partir
de una senal de 1MHz.

20.  Contador asincrono de 4 bits. Dibujar el diagrama de
tiempos si todos los flip-flops fueran disparados por flanco
positivo.
 Contador asincrono modulo. Disenar y explicar la
implementacion de un contador asincrono de modulo 12,
con una secuencia directa desde 0000 hasta 1011.
 Contador sincrono modulo 5. Disenar e implementar un
contador de modulo truncado a modulo 5 a partir del
contador sincrono BCD 74160.