Este documento presenta información sobre operadores lógicos y sus propiedades, incluyendo tablas de verdad, ecuaciones lógicas, circuitos lógicos y el uso de mapas de Karnaugh para simplificar funciones lógicas. Contiene ejercicios para identificar operadores lógicos, obtener tablas de verdad y ecuaciones lógicas equivalentes de circuitos dados, y aplicar el teorema de De Morgan para simplificar expresiones lógicas.

1. IES ASTURES ELECTRÓNICA DIGITAL
NOMBRE Y APELLIDOS:_____________________________________________ CURSO: ______________ FECHA:_____________
1
Operadores lógicos (puertas)
Propiedades:
AND OR EXOR
A. A=A A + A =A A ⊕ A =0
A. 0 =0 A + 0 =A A ⊕ 0 =A
A. 1 =A A + 1 =1 A⊕ 1 =A’
A. A’=0 A + A’ =1 A⊕ A’ =1
1.- Obtenga el resultado de las siguientes Identidades:
A’ + 1 = A’ . 0 = A’ . 1 =

2. IES ASTURES ELECTRÓNICA DIGITAL
NOMBRE Y APELLIDOS:_____________________________________________ CURSO: ______________ FECHA:_____________
2
2.- Obtenga la Ecuación para las siguientes identidades
Ecuación
A + B + A’
(A + B’ + C + 0’)’

3. IES ASTURES ELECTRÓNICA DIGITAL
NOMBRE Y APELLIDOS:_____________________________________________ CURSO: ______________ FECHA:_____________
3
Puerta
1 La Salida es “ON” solamente cuando sus entradas son “ON”.
2 La Salida es “ON” cuando cualquiera de sus entradas es “ON”
3 La Salida es “ON” solamente cuando sus entradas son diferentes
Tablas de verdad
3.- La siguiente figura corresponde a las Tablas de verdad de las operaciones And, Or, Nand,
Nor de tres entradas.
a) Identifique tomando en cuenta los datos proporcionados en la tabla a que columna
corresponde a cada una de las operaciones mencionadas.
b) Escriba el nombre correspondiente en el espacio superior
c) Llene los valores correspondientes a cada operación de los espacios en blanco en la
tabla de verdad.
Nombre →
m A B C a) b) c) d)
0 0 0 0 0 1 1 0
1 0 01 1 0
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1 1 0
6 1 1 0
7 1 1 1
Operaciones lógicas (Booleanas).
4.- Identifique la operación y dibuje el símbolo correspondiente a cada una de las
siguientes aseveraciones:

4. IES ASTURES ELECTRÓNICA DIGITAL
NOMBRE Y APELLIDOS:_____________________________________________ CURSO: ______________ FECHA:_____________
4
Respuesta
1
¿Cuál sería la puerta equivalente si negáramos las tres entradas de una
puerta NAND?
2
¿Cuál sería la puerta equivalente si negáramos las tres entradas y la
salida de una puerta NOR?
3
¿Cuál sería la puerta equivalente si negáramos las tres entradas de una
puerta NOR?
4
¿Cuál sería la compuerta equivalente si negáramos las dos entradas de
una compuerta OR?
5
¿Cuál sería la puerta equivalente si negáramos las dos entradas y la
salida de una puerta OR?
6
¿Cuál sería la puerta equivalente si negáramos las dos entradas y la
salida de una puerta AND?
8
¿Cuál sería la puerta equivalente si negáramos las dos entradas de una
puerta AND?
9
Como seria la salida X con respecto a la entrada A del siguiente circuito
5.- Obtenga la respuesta de las siguientes preguntas:
6- Resuelva los siguientes ejercicios en donde los valores lógicos están representados
en forma grafica.
a) La siguiente operación lógica es usada como una parte de control de un sistema de
automatización. En las entradas P y S están alimentadas por un tren de pulsos identificados
con las letras A, B, C, D y E respectivamente, Obtenga las señales de salida Z para cada
uno de los pulsos de entrada.
b).- Un desconocido componente lógico es probado para determinar su función, para ello se le
proporcionan pulsos a las entradas X, Y. En donde se obtiene la grafica de salida mostrada abajo en
la figura. ¿ Cual es la función lógica ?.

5. IES ASTURES ELECTRÓNICA DIGITAL
NOMBRE Y APELLIDOS:_____________________________________________ CURSO: ______________ FECHA:_____________
5
F1(A,B,C) =A B’ C + A´ B C + A B C’
Tabla de Verdad CIRCUITO:
7.- Obtenga el Circuito y la tabla de Verdad de las siguientes funciones:
a)
b) F2 (X,Y,Z,W) = (X . Y´. Z’)+ ( X’ . Y . Z’ )+ ( X . Y´. Z ) + (X . Y. Z . W)
Tabla de Verdad CIRCUITO
m X Y Z W F2
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
1
0 1 0 1 0
1
1 1 0 1 1
1
2 1 1 0 0
1
3 1 1 0 1
1
4 1 1 1 0
1
5
1 1 1 1
m A B C F1
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1

6. IES ASTURES ELECTRÓNICA DIGITAL
NOMBRE Y APELLIDOS:_____________________________________________ CURSO: ______________ FECHA:_____________
8.- Obtenga la ecuación y tabla de verdad del siguiente circuito:
a)
Ecuación
Tabla de
Verdad
9.- Obtenga las ecuaciones y los circuitos para las siguientes tablas de verdad.
a)
m A B C F1 Ecuación lógica Circuito
0 0 0 0 0
1 0 0 1 0
2 0 1 0 1
3 0 1 1 1
4 1 0 0 1
5 1 0 1 1
6 1 1 0 1
7 1 1 1 1

7. IES ASTURES ELECTRÓNICA DIGITAL
NOMBRE Y APELLIDOS:_____________________________________________ CURSO: ______________ FECHA:_____________
b)
m
A B C D
F2 Ecuación Circuito
0 0 0 0 0 1
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 1
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 1
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 0
12 1 1 0 0 1
13 1 1 0 1 0
14 1 1 1 0 1
15 1 1 1 1 0
Teorema de D´ Morgan
AB = (A´+ B’)’
A+B = (A’ B’)’
(A+B)’ = A’B’
(A B)’ = A’+ B’
10.- Aplique el teorema de D´ Morgan a las siguientes funciones y obtenga la expresión
matemática.
a) F4(A,B,C) =ABC + A´B’C + ABC’
Ecuación
Equivalente
b) F5 (X,Y,Z,W) (X+Y’+Z’)(X’+Y+Z’+W’)(X+Y+Z’)
Ecuación
equivalente

8. IES ASTURES ELECTRÓNICA DIGITAL
NOMBRE Y APELLIDOS:_____________________________________________ CURSO: ______________ FECHA:_____________
11.- Considere el diagrama del circuito de la figura y obtenga:
a) La ecuación
b) La Tabla de verdad
m A B C F1
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
Mapas de Karnaugh
Reglas para el uso del mapa
1.- Formar el menor número de grupos
2.- Cada grupo lo más grande posible
3.- Todos los unos deberán de ser agrupados
4.- Un solo uno puede formar un grupo
5.- Casillas de un grupo pueden formar parte de otro grupo
Grupo = Unos adyacentes enlazados (paralelogramos) en una cantidad igual a
una potencia entera de dos (1, 2, 4, 8,…).
12.- Simplifique las siguientes funciones por mapas de Karnaugh obteniendo la
mínima expresión.
a) F8 (a,b,c,d)= Σm ( 0, 2, 7, 8, 10, 12, 13, 14)
b) F9 (a,b,c,d)= Σm ( 2, 5, 7, 13, 15)
c) F10 (a,b,c,d)= Σm ( 2, 3, 7, 11, 15)
d) F13 (A,B,C,D) = Σm ( 0, 2, 4, 5, 6, 7, 8, 9, 10, 13, 15)
e) F14 ( X,Y,Z,W)= Σm ( 1, 3, 6, 7, 9, 11, 12)