SlideShare una empresa de Scribd logo
1 de 11
Circuitos Combinacionales:Su salida depende solamente de la combinación
presente de valores de las entradas, es decir, a una misma combinación de entrada
responden siempre con la misma salida. Tienen muchas limitantes debido a que no
son capaces de reconocer el orden en que se van presentando las combinaciones de
entradas con respecto al tiempo, es decir, no pueden reconocer una secuencia de
combinaciones, ya que no poseen una manera de almacenar información pasada, es
decir no poseen memoria.




      ENTRADAS                      CIRCUITO                         SALIDAS
                                  COMBINACIONAL



                                                              REALIMENTACIÓN DE
                                                                   SALIDAS




        Las salidas dependen tanto de las entradas como de las salidas en instantes
              anteriores, esto implica unarealimentación de las salidas.


     Circuito Secuencial: Es un circuito cuya salida depende no solo de la
combinación de entrada, sino también de la historia de lasentradas anteriores. El
circuito secuencial debe ser capaz de mantener su estado durante algún tiempo, para
ello se hace necesario el uso de dispositivos de memoria.
ENTRADAS                  LÓGICA DEL               SALIDAS
                                       CIRCUITO


          ESTADO                                                    PRÓXIMO
          INICIAL                                                    ESTADO

                                      ELEMENTO
                                         DE
                                      MEMORIA


             MODELO CLÁSICO DE UN CIRCUITO SECUENCIAL


      Los Dispositivos de Memoria utilizados en circuitos secuenciales pueden ser
tan sencillos como un simple retardador (circuitos de tipo monoestables capaces de
generar un retardo de tiempo mediante una señal) o tan complejos como un circuito
completo de memoria denominado multivibrador biestable o FlipFlop (que
funcionan también como unidades de memoria por tener dos estados estables –alto y
bajo-).




                       MONOESTABLES
                                               CIRCUITO
                                                                      M
                                A                  A

                                P              DISEÑAR


                                C
MODELOS DE CIRCUITOS DE TIPO MONOESTABLES




 Estas dos compuertas NOT mantienen un valor ESTABLE (no puede modificarse
                              porque no hay entradas).




             MODELOS DE CIRCUITOS DE TIPO BIESTABLES



                     E                                                   S




   Al colocarle a E (entrada) el valor uno (1), S (salida) valdrá igualmente uno (1).
                            (el uno ya no se puede borrar).


     En los circuitos secuenciales entra un factor que no es considerado en los
combinacionales, dicho factor es el tiempo. (Puede montarse un circuito donde una
señal sea dada por un límite de tiempo en específico).


Los circuitos secuenciales se clasifican de acuerdo a la manera como manejan el
                                      tiempo en:
     Circuitos secuenciales síncronos y circuitossecuenciales asíncronos.
En unCircuito Secuencial Asíncrono: los cambios de estado ocurren al ritmo
natural marcado por los retardos asociados a las compuertas lógicas utilizadas en su
implementación, sin necesidad de ninguna señal externa al sistema. Es decir, estos
circuitos no usan elementos especiales de memoria, pues se sirven de los retardos
propios de las compuertas lógicas usados en ellos.




           ENTRADAS                       LÓGICA DE                         SALIDAS

                                        COMBINACIÓN



               ESTADO                                                   ESTADO
               INICIAL                                                 PRÓXIMO

                                           MEMORIA



     Los    Circuitos    Secuenciales   Síncronos:    La   sincronización    depende
exclusivamente de una señal externa al sistema, conocida generalmente como señal
de reloj. Esta señal de reloj controlará el comportamiento de los elementos de
memoria.




       ENTRADAS                    LÓGICA DE
                                                                 SALIDAS
                                 COMBINACIÓN


           ESTADO                                               ESTADO
           INICIAL                                             PRÓXIMO

                                   MEMORIA
                RELOJ
Es frecuente que en los sistemas secuenciales exista una señal que inicia los
elementos de memoria con un valor determinado: señal de inicio (reset).
     La señal de inicio determina el estado del sistema en el momento del
arranque (normalmente pone toda la memoria a cero).
     La salida en un instante concreto viene dada por la entrada y por el estado
anterior del sistema.


     Ejemplo de Circuito Secuencial
     Efectue un circuito secuencial y verifique la suma mediante un sumador en
serie donde Xt= 0100110101 y la salida es Yt= 0111010101
     Tabla:

            tb     0         1
            0      0         1
            1      1         10

     Tomamos en cuenta que la suma de 0+10=10 y 1+10=11
tiempo      ient        xt         yt          zt          isal
0           0           1          1           0           1
1           1           0          0           1           0
2           0           1          1           0           1
3           1           0          0           1           0
4           0           1          1           0           1
5           1           1          0           0           1
6           1           0          1           0           1
7           1           0          1           0           1
8           1           1          1           1           1
9           1           0          0           1           0
El tiempo y el intervalo de entrada comienzan en cero “0”.
       El tiempo se comienza a contar desde cero hasta la cantidad de términos
       que tengan Xt y Yt, en este caso nueve.
       Los intervalos Xt y Yt, se comienzan a copiar de derecha a izquierda, de
       arriba hacia abajo.
       Comenzamos la sumatoria utilizando la tabla, el intervalo de entrada con
       Xt y el resultado se suma con Yt.
       El resultado de Yt se coloca invertido. Ej: si se obtiene como resultado el
       número diez se escribe el cero (0) en Zt y el uno en el intervalo de salida.
       Por último el número colocado en isal se pasa a ient.
       Se repite el procedimiento hasta llenar la última fila.
       Finalmente para verificar si la tabla se lleno correctamente se efectúa la
       suma binaria de las entradas.


     X2= 0100110101
     256 + 32 + 16 + 4 + 1 (los números uno elevado a la dos y estos a su vez
elevados a la posición correspondiente).
     X10= 30910
     Este mismo procedimiento se realiza con Yt y Zt.


     Maquina de Estado Finitos: Una máquina de estados se denomina máquina
de estados finitos (FSM por finitestate machine) si el conjunto de estados de la
máquina es finito, este es el único tipo de máquinas de estados que podemos modelar
en un computador en la actualidad; debido a esto se suelen utilizar los términos
máquina de estados y máquina de estados finitos de forma intercambiable. Sin
embargo un ejemplo de una máquina de estados infinitos sería un computador
cuántico esto es debido a que los Qubit que utilizaría este tipo de computadores
toman valores continuos, en contraposición los bits toman valores discretos (0 ó 1).
La representación de una máquina de estados se realiza mediante un Diagrama
de estados

      Semántica:Los nodos representan los posibles estados de aquello que se desea
modelar. Las etiquetasrepresentan eventos que provocan un cambio. Las aristas
determinan de qué manera cadaestado, dado un evento, deriva en otro estado.


      Ejemplo
      Supongamos que se quiere modelar el comportamiento de una puerta. La
puerta,inicialmente cerrada, puede pasar a estar abierta tras el evento “abrir puerta”.
Una vezabierta, puede pasar al estado cerrado, tras el evento “cerrar puerta”.




                                        abrir puerta




                cerrada                                             abierta




                                    Cerrar puerta
Ejercicio Nº 1

      Sean I= {a,b};O= {0,1} y S={σ0 ,σ1}.se definen f y g en la tabla siguiente:



                          f                       g


      SI                 a        b               a        b


      σ0                  σ0      σ1                            0 1


      σ1                  σ1       σ1                  1        0



      Entonces: M=(I,O,S,f,g,σ) es una maquina de estado finito.

      Diagrama de transición: es un grafo dirigido donde los vértices son estados. El
estado inicial se indica con una flecha.




                        a/0                                                 a/1

      b/1
                   σ0                                                 σ1




      b/0




      Autómatas de Estado Finito:Un Autómata Finito, también llamado
Autómata de Estado Finito, es toda Máquina de Estado Finito en la que el conjunto de
símbolos de salida es exclusivamente O= {0, 1} y dónde el estado actual determina
cuál fue el último dato de salida. Aquellos estados para los cuales el último dato de
salida fue 1, se denominan estados de aceptación. En todo Autómata Finito,
representado como A, debe haber cuando menos un estado de aceptación y por
sentido común se recomienda que no todos lo sean. En forma gráfica se muestra la
forma como se identifican los dos tipos de estado que se pueden presentar en este
Autómata. La? significa que no importa cuál es el símbolo en la entrada.




      Funcionamiento:En el comienzo del proceso de reconocimiento de
una cadena de entrada, el autómata finito se encuentra en el estado inicial y a medida
que procesa cada símbolo de la cadena va cambiando de estado de acuerdo a lo
determinado por la función de transición. Cuando se ha procesado el último de los
símbolos de la cadena de entrada, el autómata se detiene en el estado final del
proceso. Si el estado final en el que se detuvo es un estado de aceptación.

      Los autómatas finitos se pueden representar mediante grafos particulares,
también llamados diagramas de estados finitos, de la siguiente manera:

              Los   estados se representan como vértices, etiquetados con su nombre
       en el interior.
 Una   transición desde un estado a otro, dependiente de un símbolo del
            alfabeto, se representa mediante una arista dirigida que une a estos vértices, y
            que está etiquetada con dicho símbolo.

                  El   estado inicial se caracteriza por tener una arista que llega a él,
            proveniente de ningún otro vértice.

                  El   o los estados finales se representan mediante vértices que están
            encerrados a su vez por otra circunferencia.

        Ejemplo

        Diseñe en cada caso un autómata de estado finito tal que sobre el conjunto de
{a,b}

                 a)        Acepte aquellas cadenas que contienen un número de par de aes
            y un número impar de bs

                            b                              a

                                                                                     b



                                    A                                           B


                                                               a


        Cadenas de entrada

        -     aba
        -     aab
        -     aabbaab
República Bolivariana de Venezuela

        Universidad Pedagógica Experimental Libertador

Instituto Pedagógico Barquisimeto “Luis Beltrán Prieto Figueroa”

                      Barquisimeto – Lara




                                                           Bachilleres:

                                                          Freitez Johana
                                                        Pérez Rosangela
                                                        ÚmbriaMaryelis
                                                Prof.: Mariana Giménez




                         JUNIO, 2012

Más contenido relacionado

La actualidad más candente

Circuitos secuenciales
Circuitos secuencialesCircuitos secuenciales
Circuitos secuencialesrgomez12
 
Electrónica digital: Maquinas de estado finito en VHDL
Electrónica digital: Maquinas de estado finito en VHDLElectrónica digital: Maquinas de estado finito en VHDL
Electrónica digital: Maquinas de estado finito en VHDLSANTIAGO PABLO ALBERTO
 
Circuitos secuenciales
Circuitos secuencialesCircuitos secuenciales
Circuitos secuencialescalifvv
 
Apuntes automatas
Apuntes automatasApuntes automatas
Apuntes automatasasdfa11789
 
circuitos logicos secuenciales
circuitos logicos secuencialescircuitos logicos secuenciales
circuitos logicos secuencialesunrated999
 
Circuitos secuenciales
Circuitos secuencialesCircuitos secuenciales
Circuitos secuencialesNuma Abreu
 
Como diseñar empleando PLC, neumática y electroneumática
Como diseñar empleando PLC, neumática y electroneumática Como diseñar empleando PLC, neumática y electroneumática
Como diseñar empleando PLC, neumática y electroneumática SANTIAGO PABLO ALBERTO
 
Asignación nro 4 2011
Asignación nro 4 2011Asignación nro 4 2011
Asignación nro 4 2011Luis Zurita
 
Disparo de los Flip Flop
Disparo de los Flip FlopDisparo de los Flip Flop
Disparo de los Flip FlopCesia Rebeca
 
1er Laboratorio De Sistemas Digitales
1er Laboratorio De Sistemas Digitales1er Laboratorio De Sistemas Digitales
1er Laboratorio De Sistemas DigitalesJrpvs
 
Electrónica digital: capitulo 7 Autómatas finitos parte 1
Electrónica digital: capitulo 7 Autómatas finitos parte 1Electrónica digital: capitulo 7 Autómatas finitos parte 1
Electrónica digital: capitulo 7 Autómatas finitos parte 1SANTIAGO PABLO ALBERTO
 

La actualidad más candente (17)

Circuitos secuenciales
Circuitos secuencialesCircuitos secuenciales
Circuitos secuenciales
 
Electrónica digital: Maquinas de estado finito en VHDL
Electrónica digital: Maquinas de estado finito en VHDLElectrónica digital: Maquinas de estado finito en VHDL
Electrónica digital: Maquinas de estado finito en VHDL
 
Tema10 sistem secuencial
Tema10 sistem secuencialTema10 sistem secuencial
Tema10 sistem secuencial
 
Semaforo
SemaforoSemaforo
Semaforo
 
Circuitos secuenciales
Circuitos secuencialesCircuitos secuenciales
Circuitos secuenciales
 
Apuntes automatas
Apuntes automatasApuntes automatas
Apuntes automatas
 
Circuitos secuenciales
Circuitos secuencialesCircuitos secuenciales
Circuitos secuenciales
 
circuitos logicos secuenciales
circuitos logicos secuencialescircuitos logicos secuenciales
circuitos logicos secuenciales
 
Circuitos secuenciales
Circuitos secuencialesCircuitos secuenciales
Circuitos secuenciales
 
Como diseñar empleando PLC, neumática y electroneumática
Como diseñar empleando PLC, neumática y electroneumática Como diseñar empleando PLC, neumática y electroneumática
Como diseñar empleando PLC, neumática y electroneumática
 
Asignación nro 4 2011
Asignación nro 4 2011Asignación nro 4 2011
Asignación nro 4 2011
 
Informe levitron
Informe levitronInforme levitron
Informe levitron
 
Reporte
ReporteReporte
Reporte
 
Disparo de los Flip Flop
Disparo de los Flip FlopDisparo de los Flip Flop
Disparo de los Flip Flop
 
1er Laboratorio De Sistemas Digitales
1er Laboratorio De Sistemas Digitales1er Laboratorio De Sistemas Digitales
1er Laboratorio De Sistemas Digitales
 
Dig2 i
Dig2 iDig2 i
Dig2 i
 
Electrónica digital: capitulo 7 Autómatas finitos parte 1
Electrónica digital: capitulo 7 Autómatas finitos parte 1Electrónica digital: capitulo 7 Autómatas finitos parte 1
Electrónica digital: capitulo 7 Autómatas finitos parte 1
 

Destacado

La mère caline rencontre avec le maître spirituel le plus accessible au monde
La mère caline  rencontre avec le maître spirituel le plus accessible au mondeLa mère caline  rencontre avec le maître spirituel le plus accessible au monde
La mère caline rencontre avec le maître spirituel le plus accessible au mondeFarzad Felezzi Conférencier
 
Alejandro.t llum
Alejandro.t  llumAlejandro.t  llum
Alejandro.t llumgandul_man
 
Lj&numerique11 06-2013
Lj&numerique11 06-2013Lj&numerique11 06-2013
Lj&numerique11 06-2013cd81doc
 
GREEN DATA 15 janv 2013 - BODENEZ - DG prévention des risques
GREEN DATA 15 janv 2013 - BODENEZ - DG prévention des risques GREEN DATA 15 janv 2013 - BODENEZ - DG prévention des risques
GREEN DATA 15 janv 2013 - BODENEZ - DG prévention des risques Data Tuesday
 
Café tabac gentilly
Café tabac gentillyCafé tabac gentilly
Café tabac gentillyfglowacki
 
Journal numérique local - Walkin
Journal numérique local - WalkinJournal numérique local - Walkin
Journal numérique local - WalkinLes Interconnectés
 
Gisors bibliographie-coups-de-coeur-été-2014-complète
Gisors bibliographie-coups-de-coeur-été-2014-complèteGisors bibliographie-coups-de-coeur-été-2014-complète
Gisors bibliographie-coups-de-coeur-été-2014-complèteNicolas Boulesteix
 
Benoit Lienard -SI17- Plateforme de service
Benoit Lienard -SI17- Plateforme de serviceBenoit Lienard -SI17- Plateforme de service
Benoit Lienard -SI17- Plateforme de serviceLes Interconnectés
 

Destacado (20)

La mère caline rencontre avec le maître spirituel le plus accessible au monde
La mère caline  rencontre avec le maître spirituel le plus accessible au mondeLa mère caline  rencontre avec le maître spirituel le plus accessible au monde
La mère caline rencontre avec le maître spirituel le plus accessible au monde
 
Sdm
SdmSdm
Sdm
 
Test de la casa
Test de la casaTest de la casa
Test de la casa
 
¿pagar por publicar? un nuevo cercamiento al conocimiento
¿pagar por publicar? un nuevo cercamiento al conocimiento¿pagar por publicar? un nuevo cercamiento al conocimiento
¿pagar por publicar? un nuevo cercamiento al conocimiento
 
Practica tecnologia docente
Practica tecnologia docentePractica tecnologia docente
Practica tecnologia docente
 
Nn
NnNn
Nn
 
Rétrospective : speed-car
Rétrospective : speed-carRétrospective : speed-car
Rétrospective : speed-car
 
Alejandro.t llum
Alejandro.t  llumAlejandro.t  llum
Alejandro.t llum
 
Lj&numerique11 06-2013
Lj&numerique11 06-2013Lj&numerique11 06-2013
Lj&numerique11 06-2013
 
GREEN DATA 15 janv 2013 - BODENEZ - DG prévention des risques
GREEN DATA 15 janv 2013 - BODENEZ - DG prévention des risques GREEN DATA 15 janv 2013 - BODENEZ - DG prévention des risques
GREEN DATA 15 janv 2013 - BODENEZ - DG prévention des risques
 
6 JANUS
6 JANUS6 JANUS
6 JANUS
 
Café tabac gentilly
Café tabac gentillyCafé tabac gentilly
Café tabac gentilly
 
Journal numérique local - Walkin
Journal numérique local - WalkinJournal numérique local - Walkin
Journal numérique local - Walkin
 
Lenguaje musical
Lenguaje musicalLenguaje musical
Lenguaje musical
 
Gisors bibliographie-coups-de-coeur-été-2014-complète
Gisors bibliographie-coups-de-coeur-été-2014-complèteGisors bibliographie-coups-de-coeur-été-2014-complète
Gisors bibliographie-coups-de-coeur-été-2014-complète
 
SDTAN du Doubs
SDTAN du DoubsSDTAN du Doubs
SDTAN du Doubs
 
Benoit Lienard -SI17- Plateforme de service
Benoit Lienard -SI17- Plateforme de serviceBenoit Lienard -SI17- Plateforme de service
Benoit Lienard -SI17- Plateforme de service
 
Los invertebrados lucas
Los invertebrados lucasLos invertebrados lucas
Los invertebrados lucas
 
Presentación Format-e Con Guadalinfo
Presentación Format-e Con GuadalinfoPresentación Format-e Con Guadalinfo
Presentación Format-e Con Guadalinfo
 
Declaracion ddhh
Declaracion ddhhDeclaracion ddhh
Declaracion ddhh
 

Similar a Matematica discreta informe

Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareMariel Nuñez
 
Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwaremaria_amanta
 
Electrónica digital: Tema 7 Sistemas secuenciales síncronos
Electrónica digital: Tema 7 Sistemas secuenciales síncronosElectrónica digital: Tema 7 Sistemas secuenciales síncronos
Electrónica digital: Tema 7 Sistemas secuenciales síncronosSANTIAGO PABLO ALBERTO
 
Taller 4 josue stanley lazo rivera
Taller 4 josue stanley lazo riveraTaller 4 josue stanley lazo rivera
Taller 4 josue stanley lazo rivera1000028858888
 
Electrónica digital: Tema 5 Circuitos secuenciales
Electrónica digital: Tema 5 Circuitos secuenciales Electrónica digital: Tema 5 Circuitos secuenciales
Electrónica digital: Tema 5 Circuitos secuenciales SANTIAGO PABLO ALBERTO
 
Fabricación de dispositivos con compuertas lógicas
Fabricación de dispositivos con compuertas lógicasFabricación de dispositivos con compuertas lógicas
Fabricación de dispositivos con compuertas lógicasArturo Armuelles
 
Unidad1 sd2
Unidad1 sd2Unidad1 sd2
Unidad1 sd2haibsel
 
Practica7 katherine mariana figueroa flores
Practica7  katherine mariana figueroa floresPractica7  katherine mariana figueroa flores
Practica7 katherine mariana figueroa floresWhitneyPeralta
 
006 Electroneumática y Neumática: Método secuenciador
006 Electroneumática y Neumática: Método secuenciador006 Electroneumática y Neumática: Método secuenciador
006 Electroneumática y Neumática: Método secuenciadorSANTIAGO PABLO ALBERTO
 
Detector de secuencia no solapada 1011 empleando PLA
Detector de secuencia no solapada 1011 empleando PLADetector de secuencia no solapada 1011 empleando PLA
Detector de secuencia no solapada 1011 empleando PLAMarc Tena Gil
 
Proyecto 7 Flip Flops
Proyecto 7 Flip FlopsProyecto 7 Flip Flops
Proyecto 7 Flip FlopsBlackjacks21
 

Similar a Matematica discreta informe (20)

Exposicion matematica
Exposicion matematicaExposicion matematica
Exposicion matematica
 
Expo flip flop
Expo flip flopExpo flip flop
Expo flip flop
 
Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardware
 
Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardware
 
Tema4 lógica secuencial
Tema4 lógica secuencialTema4 lógica secuencial
Tema4 lógica secuencial
 
Electrónica digital: Tema 7 Sistemas secuenciales síncronos
Electrónica digital: Tema 7 Sistemas secuenciales síncronosElectrónica digital: Tema 7 Sistemas secuenciales síncronos
Electrónica digital: Tema 7 Sistemas secuenciales síncronos
 
Taller 4 josue stanley lazo rivera
Taller 4 josue stanley lazo riveraTaller 4 josue stanley lazo rivera
Taller 4 josue stanley lazo rivera
 
Circuitos
CircuitosCircuitos
Circuitos
 
cir_digitales
 cir_digitales cir_digitales
cir_digitales
 
Flip flops
Flip flopsFlip flops
Flip flops
 
Electrónica digital: Tema 5 Circuitos secuenciales
Electrónica digital: Tema 5 Circuitos secuenciales Electrónica digital: Tema 5 Circuitos secuenciales
Electrónica digital: Tema 5 Circuitos secuenciales
 
Fabricación de dispositivos con compuertas lógicas
Fabricación de dispositivos con compuertas lógicasFabricación de dispositivos con compuertas lógicas
Fabricación de dispositivos con compuertas lógicas
 
Logica secuencial
Logica secuencialLogica secuencial
Logica secuencial
 
Unidad1 sd2
Unidad1 sd2Unidad1 sd2
Unidad1 sd2
 
Practica7 katherine mariana figueroa flores
Practica7  katherine mariana figueroa floresPractica7  katherine mariana figueroa flores
Practica7 katherine mariana figueroa flores
 
006 Electroneumática y Neumática: Método secuenciador
006 Electroneumática y Neumática: Método secuenciador006 Electroneumática y Neumática: Método secuenciador
006 Electroneumática y Neumática: Método secuenciador
 
Detector de secuencia no solapada 1011 empleando PLA
Detector de secuencia no solapada 1011 empleando PLADetector de secuencia no solapada 1011 empleando PLA
Detector de secuencia no solapada 1011 empleando PLA
 
TAREA 3.1.2.pptx
TAREA 3.1.2.pptxTAREA 3.1.2.pptx
TAREA 3.1.2.pptx
 
Proyecto 7 Flip Flops
Proyecto 7 Flip FlopsProyecto 7 Flip Flops
Proyecto 7 Flip Flops
 
Pamela blasco
Pamela blascoPamela blasco
Pamela blasco
 

Matematica discreta informe

  • 1. Circuitos Combinacionales:Su salida depende solamente de la combinación presente de valores de las entradas, es decir, a una misma combinación de entrada responden siempre con la misma salida. Tienen muchas limitantes debido a que no son capaces de reconocer el orden en que se van presentando las combinaciones de entradas con respecto al tiempo, es decir, no pueden reconocer una secuencia de combinaciones, ya que no poseen una manera de almacenar información pasada, es decir no poseen memoria. ENTRADAS CIRCUITO SALIDAS COMBINACIONAL REALIMENTACIÓN DE SALIDAS Las salidas dependen tanto de las entradas como de las salidas en instantes anteriores, esto implica unarealimentación de las salidas. Circuito Secuencial: Es un circuito cuya salida depende no solo de la combinación de entrada, sino también de la historia de lasentradas anteriores. El circuito secuencial debe ser capaz de mantener su estado durante algún tiempo, para ello se hace necesario el uso de dispositivos de memoria.
  • 2. ENTRADAS LÓGICA DEL SALIDAS CIRCUITO ESTADO PRÓXIMO INICIAL ESTADO ELEMENTO DE MEMORIA MODELO CLÁSICO DE UN CIRCUITO SECUENCIAL Los Dispositivos de Memoria utilizados en circuitos secuenciales pueden ser tan sencillos como un simple retardador (circuitos de tipo monoestables capaces de generar un retardo de tiempo mediante una señal) o tan complejos como un circuito completo de memoria denominado multivibrador biestable o FlipFlop (que funcionan también como unidades de memoria por tener dos estados estables –alto y bajo-). MONOESTABLES CIRCUITO M A A P DISEÑAR C
  • 3. MODELOS DE CIRCUITOS DE TIPO MONOESTABLES Estas dos compuertas NOT mantienen un valor ESTABLE (no puede modificarse porque no hay entradas). MODELOS DE CIRCUITOS DE TIPO BIESTABLES E S Al colocarle a E (entrada) el valor uno (1), S (salida) valdrá igualmente uno (1). (el uno ya no se puede borrar). En los circuitos secuenciales entra un factor que no es considerado en los combinacionales, dicho factor es el tiempo. (Puede montarse un circuito donde una señal sea dada por un límite de tiempo en específico). Los circuitos secuenciales se clasifican de acuerdo a la manera como manejan el tiempo en: Circuitos secuenciales síncronos y circuitossecuenciales asíncronos.
  • 4. En unCircuito Secuencial Asíncrono: los cambios de estado ocurren al ritmo natural marcado por los retardos asociados a las compuertas lógicas utilizadas en su implementación, sin necesidad de ninguna señal externa al sistema. Es decir, estos circuitos no usan elementos especiales de memoria, pues se sirven de los retardos propios de las compuertas lógicas usados en ellos. ENTRADAS LÓGICA DE SALIDAS COMBINACIÓN ESTADO ESTADO INICIAL PRÓXIMO MEMORIA Los Circuitos Secuenciales Síncronos: La sincronización depende exclusivamente de una señal externa al sistema, conocida generalmente como señal de reloj. Esta señal de reloj controlará el comportamiento de los elementos de memoria. ENTRADAS LÓGICA DE SALIDAS COMBINACIÓN ESTADO ESTADO INICIAL PRÓXIMO MEMORIA RELOJ
  • 5. Es frecuente que en los sistemas secuenciales exista una señal que inicia los elementos de memoria con un valor determinado: señal de inicio (reset). La señal de inicio determina el estado del sistema en el momento del arranque (normalmente pone toda la memoria a cero). La salida en un instante concreto viene dada por la entrada y por el estado anterior del sistema. Ejemplo de Circuito Secuencial Efectue un circuito secuencial y verifique la suma mediante un sumador en serie donde Xt= 0100110101 y la salida es Yt= 0111010101 Tabla: tb 0 1 0 0 1 1 1 10 Tomamos en cuenta que la suma de 0+10=10 y 1+10=11 tiempo ient xt yt zt isal 0 0 1 1 0 1 1 1 0 0 1 0 2 0 1 1 0 1 3 1 0 0 1 0 4 0 1 1 0 1 5 1 1 0 0 1 6 1 0 1 0 1 7 1 0 1 0 1 8 1 1 1 1 1 9 1 0 0 1 0
  • 6. El tiempo y el intervalo de entrada comienzan en cero “0”. El tiempo se comienza a contar desde cero hasta la cantidad de términos que tengan Xt y Yt, en este caso nueve. Los intervalos Xt y Yt, se comienzan a copiar de derecha a izquierda, de arriba hacia abajo. Comenzamos la sumatoria utilizando la tabla, el intervalo de entrada con Xt y el resultado se suma con Yt. El resultado de Yt se coloca invertido. Ej: si se obtiene como resultado el número diez se escribe el cero (0) en Zt y el uno en el intervalo de salida. Por último el número colocado en isal se pasa a ient. Se repite el procedimiento hasta llenar la última fila. Finalmente para verificar si la tabla se lleno correctamente se efectúa la suma binaria de las entradas. X2= 0100110101 256 + 32 + 16 + 4 + 1 (los números uno elevado a la dos y estos a su vez elevados a la posición correspondiente). X10= 30910 Este mismo procedimiento se realiza con Yt y Zt. Maquina de Estado Finitos: Una máquina de estados se denomina máquina de estados finitos (FSM por finitestate machine) si el conjunto de estados de la máquina es finito, este es el único tipo de máquinas de estados que podemos modelar en un computador en la actualidad; debido a esto se suelen utilizar los términos máquina de estados y máquina de estados finitos de forma intercambiable. Sin embargo un ejemplo de una máquina de estados infinitos sería un computador cuántico esto es debido a que los Qubit que utilizaría este tipo de computadores toman valores continuos, en contraposición los bits toman valores discretos (0 ó 1).
  • 7. La representación de una máquina de estados se realiza mediante un Diagrama de estados Semántica:Los nodos representan los posibles estados de aquello que se desea modelar. Las etiquetasrepresentan eventos que provocan un cambio. Las aristas determinan de qué manera cadaestado, dado un evento, deriva en otro estado. Ejemplo Supongamos que se quiere modelar el comportamiento de una puerta. La puerta,inicialmente cerrada, puede pasar a estar abierta tras el evento “abrir puerta”. Una vezabierta, puede pasar al estado cerrado, tras el evento “cerrar puerta”. abrir puerta cerrada abierta Cerrar puerta
  • 8. Ejercicio Nº 1 Sean I= {a,b};O= {0,1} y S={σ0 ,σ1}.se definen f y g en la tabla siguiente: f g SI a b a b σ0 σ0 σ1 0 1 σ1 σ1 σ1 1 0 Entonces: M=(I,O,S,f,g,σ) es una maquina de estado finito. Diagrama de transición: es un grafo dirigido donde los vértices son estados. El estado inicial se indica con una flecha. a/0 a/1 b/1 σ0 σ1 b/0 Autómatas de Estado Finito:Un Autómata Finito, también llamado Autómata de Estado Finito, es toda Máquina de Estado Finito en la que el conjunto de símbolos de salida es exclusivamente O= {0, 1} y dónde el estado actual determina
  • 9. cuál fue el último dato de salida. Aquellos estados para los cuales el último dato de salida fue 1, se denominan estados de aceptación. En todo Autómata Finito, representado como A, debe haber cuando menos un estado de aceptación y por sentido común se recomienda que no todos lo sean. En forma gráfica se muestra la forma como se identifican los dos tipos de estado que se pueden presentar en este Autómata. La? significa que no importa cuál es el símbolo en la entrada. Funcionamiento:En el comienzo del proceso de reconocimiento de una cadena de entrada, el autómata finito se encuentra en el estado inicial y a medida que procesa cada símbolo de la cadena va cambiando de estado de acuerdo a lo determinado por la función de transición. Cuando se ha procesado el último de los símbolos de la cadena de entrada, el autómata se detiene en el estado final del proceso. Si el estado final en el que se detuvo es un estado de aceptación. Los autómatas finitos se pueden representar mediante grafos particulares, también llamados diagramas de estados finitos, de la siguiente manera:  Los estados se representan como vértices, etiquetados con su nombre en el interior.
  • 10.  Una transición desde un estado a otro, dependiente de un símbolo del alfabeto, se representa mediante una arista dirigida que une a estos vértices, y que está etiquetada con dicho símbolo.  El estado inicial se caracteriza por tener una arista que llega a él, proveniente de ningún otro vértice.  El o los estados finales se representan mediante vértices que están encerrados a su vez por otra circunferencia. Ejemplo Diseñe en cada caso un autómata de estado finito tal que sobre el conjunto de {a,b} a) Acepte aquellas cadenas que contienen un número de par de aes y un número impar de bs b a b A B a Cadenas de entrada - aba - aab - aabbaab
  • 11. República Bolivariana de Venezuela Universidad Pedagógica Experimental Libertador Instituto Pedagógico Barquisimeto “Luis Beltrán Prieto Figueroa” Barquisimeto – Lara Bachilleres: Freitez Johana Pérez Rosangela ÚmbriaMaryelis Prof.: Mariana Giménez JUNIO, 2012