Diseño logico de un circuito restador de 4 bits. Logic design of a substrator circuit composed of 4 bits.

1. República Bolivariana de Venezuela
Ministerio del Poder Popular para la Educación
Universidad de Carabobo
Facultad experimental de Ciencias y Tecnología
Departamento de Computación
Circuito Lógico Restador
Realizado por:
Jiménez Jesús
C.I.: 23.421.010
Presentado a:
Prof. Delgado Desire
Valencia, 08-12-12

2. Introducción
En este trabajo se muestra parte por parte el funcionamiento de un circuito lógico que resta dos
numeros de cuatro (4) digitos.
Todos los circuitos lógicos, tablas de verdad, mapas de karnaugh y expresiones booleanas fueron
elaboradas con la aplicación Logisim. Todo esto fue diseñado a mano antes de trasladarse a la
aplicación.

3. Circuito Lógico Restador
El Circuito Lógico que se ha diseñado realiza la resta haciendo uso de Complemento a 2 (C2),
definiendo a este como Complemento a 1 (C1) más uno (+1). Dicho circuito tiene una forma como se
ilustra a continuación:
La sección superior izquierda es la encargada de realizar la comparación entre los números a
restar para identificar al que se le aplicara el complemento, sus salidas, S1 y S2 son entradas para la
siguiente seccion la cual se encarga de aplicarle C1 al numero correspondiente, sus salidas son entradas
a la siguiente seccion la cual se encarga de sumar los numeros.

4. Comparador:
El siguiente es un esquema de la comparacion:
Las entradas a y b son los cuatro bits correspondientes a cada numero a comparar, la salida S1 se
enciende cuando a es mayor a b, y la salida S2 cuando b es mayor a a.
La comparacion se realiza bit por bit, como se muestra a continuación:
Cada sección interna tiene como entrada x, y, ai, bi, donde cada x y cada y corresponden a la
salida de la sección anterior, siendo cero (tierra) en el primer caso, y cada ai y bi son un digito de los
numeros a y b a ser comparados.

5. Teniendo que las entradas son x, y, a, b, y las salidas S1 y S2, se ha elaborado la siguiente tabla
de verdad que describe la comparacion entre dos digitos, teniendo que x e y son salidas de la
comparacion de un bit mas significativo des mismo numero:
x: Bit mas significativo de A es mayor.
y: Bit mas significaivo de B es mayor.
a: Bit a comparar perteneciente a A.
b: Bit a comparar perteneciente a B.
S1: a es mayor a b e y está apagado.
S2: b es mayor a a y x está apagado.
De esta tabla de verdad salen los siguientes Mapas de Karnaugh con sus respectivas expresiones
booleanas simplificadas:
Para S1: Para S2:

6. De las expresiones dadas por los mapas anteriores se tiene el siguiente Circuito Lógico:

7. Complementador:
El siguiente esquema corresponde al Complemento a 1:
En este circuito, f es una par de entradas que corresponden a las salidas S1 y S2 de la
comparación, X son las entradas correspondientes a los bits de los numeros a y b que han de
complementar (siendo estos los mismos que en la comparacion), y las salidas C1x corresponde a los
numeros a y b habiendo complementado a 1 al mayor (sabiendo que la informacion del mayor se
suministro por las salidas de la comparacion).
Más internamente, se tratan ambos numeros por separado, como se muestra en el siguiente
esquema:

8. Como se observa, cada entrada correspondiente a la salida anterior se dirige a sólo un circuito
cada una, como igual ocurre con los numeros A y B a complementar, las salidas C1A y C1B
corresponden a los numeros A y B, respectivamente, ya complementados (si debia ser complementado).
Cada uno de estos dos circuitos funciona de la misma manera, como se muestra a continuacion:

9. Cada circuito individual se encarga de complementar un bit, siendo la entrada f la misma para
todos, esta entrada indica si se debe complementar o no el bit, esta entrada correspondera a S1 en el
caso de estar tratando a A y a S2 en el caso de estar tratando a B, las entradas xi corresponden a los bits
a ser complementados, siendo los ai si se esta tratando a A y bi si se esta tratando a B. La salida C1xi
corresponde al numero xi ya complementado en caso de que se deba complementar o él mismo en caso
contrario.
Para dicho circuito se ha elaborado la siguiente tabla de verdad:
f: Se debe complementar el bit.
x: El bit correspondiente.
C1x: El bit complementado.
De esta tabla surge el Siguiente mapa de Karnaugh con su respectiva expresion simplificada:

10. De la expresion anterior se construye el siguiente Circuito Lógico:

11. Sumador:
Ya habiendo comparado ambos numeros y complementado al mayor, solo queda sumar 1 para
hacer el Complemento a 2 y sumarlos uno con otro para obtener el resultado de la resta.
A continuacion se muestra el esquema de la suma:
Las entradas a y b corresponden a los numeros a ser sumados (teniendo que el mayor de ellos fué
complementado a 1), la entrada Acc es un uno (1) constante que equivale al uno que se debe sumar para
convertir el C1 en C2. Las salidas de X son los bits resultado de la suma, y la salida Acarreo es el
acarreo restante de la suma que se desecha por haber usado Complemento a 2.
Más internamente, la suma se lleva a cabo bit por bit, comenzando por el menos significativo,
como se muestra a continuacion:

12. Las entradas ai y bi corresponden a los bits a ser sumados, Acc es el acarreo de la suma anterior
(siendo el primero un uno constante por el paso de C1 a C2, y el ultimo un desecho). Las salidas ai+bi
corresponden al resultado de la suma y Acarreo es el acarreo de dicha suma que pasara a la siguiente (o
se desechara en el ultimo caso).
Para este circuito mas interno se ha elaborado la siguiente tabla de verdad:
Acc: Acarreo de la suma anterior.
a: Bit correspondiente a A a ser sumado.
b: Bit correspondiente a B a ser sumado.
X: Bit resultante de la suma entre a y b.
Acarreo: Acarreo resultante de la suma entre a y b.

13. De la tabla anterior se construye los siguientes mapas de Karnaugh con sus respectivas
expresiones simplificadas:
Para X: Para Acarreo:

14. De las expresiones anteriores se construye el siguiente circuito lógico:

15. Ya habiendo sumado todos los bits se tiene el resultado final.
El diseño final del Circuito Lógico Restador es demasiado grande como para ubicarlo dentro de
este documento, por lo que junto a este se ha anexado un archivo.PNG condicho circuito. Y si dispone
de Logisim en su computador tambien se ha anexado un archivo.CIRC con todos los circuitos
incluyendo uno con todos compactados.