Capitulo02

2.276 visualizaciones

Publicado el

Publicado en: Empresariales
1 comentario
0 recomendaciones
Estadísticas
Notas
  • Sé el primero en recomendar esto

Sin descargas
Visualizaciones
Visualizaciones totales
2.276
En SlideShare
0
De insertados
0
Número de insertados
5
Acciones
Compartido
0
Descargas
76
Comentarios
1
Recomendaciones
0
Insertados 0
No insertados

No hay notas en la diapositiva.

Capitulo02

  1. 1. [ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentation IIC 2342 Semestre 2005-2 Domingo Mery D.Mery Arquitectura de Computadores Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación
  2. 2. [ Índice ] Präsentation D.Mery Arquitectura de Computadores <ul><li>2.1. Álgebra Booleana </li></ul><ul><li>2.2 Circuitos combinacionales </li></ul><ul><li>2.3. Circuitos aritméticos </li></ul><ul><li>2.4. Circuitos sincrónicos </li></ul><ul><li>2.5. Memorias </li></ul>
  3. 3. [ Índice ] Präsentation D.Mery Arquitectura de Computadores <ul><li>2.1. Álgebra Booleana </li></ul><ul><li>2.2 Circuitos combinacionales </li></ul><ul><li>2.3. Circuitos aritméticos </li></ul><ul><li>2.4. Circuitos sincrónicos </li></ul><ul><li>2.5. Memorias </li></ul>
  4. 4. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Aproximadamente en el año 1850 George Boole, desarrolló un sistema algebraico para formular proposiciones con símbolos. George Boole 1815-1864
  5. 5. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Su álgebra consiste en un método para resolver problemas de lógica que recurre solamente a los valores binarios 1 y 0 y a tres operadores: </li></ul><ul><li>AND (y) </li></ul><ul><li>OR (o) </li></ul><ul><li>NOT (no) </li></ul>George Boole 1815-1864
  6. 6. [ Sistemas Digitales ] 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Las variables Booleanas sólo toman los valores binarios: 1 ó 0. Una variable Booleana representa un bit que quiere decir: Binary digIT
  7. 7. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación OR: x y x+y 0 0 0 0 1 1 1 0 1 1 1 1
  8. 8. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación OR: Si una de las entradas es 1, entonces la salida es 1 x y x+y 0 0 0 0 1 1 1 0 1 1 1 1
  9. 9. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta OR: x y x + y
  10. 10. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación AND: x y x y 0 0 0 0 1 0 1 0 0 1 1 1
  11. 11. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación AND: Si una de las entradas es 0, entonces la salida es 0 x y x y 0 0 0 0 1 0 1 0 0 1 1 1
  12. 12. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta AND: x y x y
  13. 13. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación NOT: x x 0 1 1 0
  14. 14. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Operación NOT: La salida es la negación de la entrada x x 0 1 1 0
  15. 15. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Compuerta NOT: x x
  16. 16. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ejercicio: Encontrar w = x y + y z para todas las combinaciones.
  17. 17. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores Ejercicio: Encontrar w = x y + y z para todas las combinaciones. x y z xy yz w 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 0 1 1 1 0 1 1
  18. 18. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Postulados de Identidad: </li></ul><ul><li>0 + x = ? </li></ul><ul><li>1 × x = ? </li></ul>
  19. 19. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Postulados de Identidad: </li></ul><ul><li>0 + x = x </li></ul><ul><li>1 × x = ? </li></ul>
  20. 20. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Postulados de Identidad: </li></ul><ul><li>0 + x = x </li></ul><ul><li>1 × x = x </li></ul>
  21. 21. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Propiedad conmutativa: </li></ul><ul><li>x + y = ? </li></ul><ul><li>x y = ? </li></ul>
  22. 22. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Propiedad conmutativa: </li></ul><ul><li>x + y = y + x </li></ul><ul><li>x y = ? </li></ul>
  23. 23. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Propiedad conmutativa: </li></ul><ul><li>x + y = y + x </li></ul><ul><li>x y = y x </li></ul>
  24. 24. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Axiomas de complemento: </li></ul><ul><li>x x = ? </li></ul><ul><li>x + x = ? </li></ul>
  25. 25. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Axiomas de complemento: </li></ul><ul><li>x x = 0 </li></ul><ul><li>x + x = ? </li></ul>
  26. 26. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Axiomas de complemento: </li></ul><ul><li>x x = 0 </li></ul><ul><li>x + x = 1 </li></ul>
  27. 27. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema de idempotencia: </li></ul><ul><li>x x = ? </li></ul><ul><li>x + x = ? </li></ul>
  28. 28. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema de idempotencia: </li></ul><ul><li>x x = x </li></ul><ul><li>x + x = ? </li></ul>
  29. 29. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema de idempotencia: </li></ul><ul><li>x x = x </li></ul><ul><li>x + x = x </li></ul>
  30. 30. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema de elementos dominantes: </li></ul><ul><li>x × 0 = ? </li></ul><ul><li>x + 1 = ? </li></ul>
  31. 31. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema de elementos dominantes: </li></ul><ul><li>x × 0 = 0 </li></ul><ul><li>x + 1 = ? </li></ul>
  32. 32. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema de elementos dominantes: </li></ul><ul><li>x × 0 = 0 </li></ul><ul><li>x + 1 = 1 </li></ul>
  33. 33. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Propiedad distributiva: </li></ul><ul><li>x ( y + z ) = ? </li></ul><ul><li>x + ( y z ) = ? </li></ul>
  34. 34. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Propiedad distributiva: </li></ul><ul><li>x ( y + z ) = x y + x z </li></ul><ul><li>x + ( y z ) = ? </li></ul>
  35. 35. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Propiedad distributiva: </li></ul><ul><li>x ( y + z ) = x y + x z </li></ul><ul><li>x + ( y z ) = ( x + y ) ( x + z ) </li></ul>
  36. 36. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Ley involutiva: </li></ul><ul><li>( x ) = ? </li></ul>
  37. 37. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Ley involutiva: </li></ul><ul><li>( x ) = x </li></ul>
  38. 38. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema de absorción: </li></ul><ul><li>x + x y = ? </li></ul><ul><li>x ( x + y ) = ? </li></ul>
  39. 39. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema de absorción: </li></ul><ul><li>x + x y = x </li></ul><ul><li>x ( x + y ) = ? </li></ul>
  40. 40. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema de absorción: </li></ul><ul><li>x + x y = x </li></ul><ul><li>x ( x + y ) = x </li></ul>
  41. 41. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema del consenso: </li></ul><ul><li>x + x y = ? </li></ul><ul><li>x ( x + y ) = ? </li></ul>
  42. 42. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema del consenso: </li></ul><ul><li>x + x y = x + y </li></ul><ul><li>x ( x + y ) = ? </li></ul>
  43. 43. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema del consenso: </li></ul><ul><li>x + x y = x + y </li></ul><ul><li>x ( x + y ) = x y </li></ul>
  44. 44. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema asociativo: </li></ul><ul><li>x + ( y + z ) = ? </li></ul><ul><li>x ( y z ) = ? </li></ul>
  45. 45. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema asociativo: </li></ul><ul><li>x + ( y + z ) = ( x + y ) + z </li></ul><ul><li>x ( y z ) = ? </li></ul>
  46. 46. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Teorema asociativo: </li></ul><ul><li>x + ( y + z ) = ( x + y ) + z </li></ul><ul><li>x ( y z ) = ( x y ) z </li></ul>
  47. 47. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Leyes de Morgan: </li></ul><ul><li>( x + y ) = ? </li></ul><ul><li>( x y ) = ? </li></ul>
  48. 48. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Leyes de Morgan: </li></ul><ul><li>( x + y ) = x y </li></ul><ul><li>( x y ) = ? </li></ul>
  49. 49. [ Sistemas Digitales ] Präsentation Álgebra Booleana D.Mery Arquitectura de Computadores <ul><li>Leyes de Morgan: </li></ul><ul><li>( x + y ) = x y </li></ul><ul><li>( x y ) = x + y </li></ul>
  50. 50. [ Índice ] Präsentation D.Mery Arquitectura de Computadores <ul><li>2.1. Álgebra Booleana </li></ul><ul><li>2.2 Circuitos combinacionales </li></ul><ul><li>2.3. Circuitos aritméticos </li></ul><ul><li>2.4. Circuitos sincrónicos </li></ul><ul><li>2.5. Memorias </li></ul>
  51. 51. [ Sistemas Digitales ] 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 010101010100101010101010101010010101010110010101 Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores <ul><li>Un circuito combinacional es aquel cuya salida depende sólo de las entradas. </li></ul><ul><li>Es decir: </li></ul><ul><li>No depende de la salida </li></ul><ul><li>No depende del tiempo </li></ul>
  52. 52. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta AND: x y x y TABLA DE VERDAD x y x y 0 0 0 0 1 0 1 0 0 1 1 1
  53. 53. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta NAND: x y x y TABLA DE VERDAD x y x y 0 0 1 0 1 1 1 0 1 1 1 0
  54. 54. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta OR: x y x + y TABLA DE VERDAD x y x + y 0 0 0 0 1 1 1 0 1 1 1 1
  55. 55. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta NOR: x y x + y TABLA DE VERDAD x y x + y 0 0 1 0 1 0 1 0 0 1 1 0
  56. 56. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta XOR (OR exclusivo): x y x + y TABLA DE VERDAD x y x + y 0 0 0 0 1 1 1 0 1 1 1 0
  57. 57. [ Sistemas Digitales ] Präsentation Circuitos combinacionales D.Mery Arquitectura de Computadores Compuerta XNOR (NOR exclusivo): x y x + y TABLA DE VERDAD x y x + y 0 0 1 0 1 0 1 0 0 1 1 1
  58. 58. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z . Circuitos combinacionales
  59. 59. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z . Circuitos combinacionales x y z w
  60. 60. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores <ul><li>Primera Ley de Morgan: </li></ul><ul><li>( x + y ) = x y </li></ul>Circuitos combinacionales x y x + y = x y
  61. 61. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores <ul><li>Primera Ley de Morgan: </li></ul><ul><li>( x + y ) = x y = x y </li></ul>Circuitos combinacionales x y x y
  62. 62. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores <ul><li>Segunda Ley de Morgan: </li></ul><ul><li>( x y ) = x + y </li></ul>Circuitos combinacionales x y x y = x + y
  63. 63. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores <ul><li>Segunda Ley de Morgan: </li></ul><ul><li>( x y ) = x + y = x + y </li></ul>Circuitos combinacionales x + y x y
  64. 64. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas. Circuitos combinacionales
  65. 65. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales x y z w Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas.
  66. 66. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales
  67. 67. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales x y z w
  68. 68. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos combinacionales <ul><li>MAPAS DE KARNOUGH: </li></ul><ul><li>Para dos variables </li></ul><ul><li>Para tres variables </li></ul><ul><li>Para cuatro variables </li></ul><ul><li>(temas vistos en la pizarra) </li></ul>
  69. 69. [ Índice ] Präsentation D.Mery Arquitectura de Computadores <ul><li>2.1. Álgebra Booleana </li></ul><ul><li>2.2 Circuitos combinacionales </li></ul><ul><li>2.3. Circuitos aritméticos </li></ul><ul><li>2.4. Circuitos sincrónicos </li></ul><ul><li>2.5. Memorias </li></ul>
  70. 70. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: dec Regla 1: 0 + 0 = 0 Regla 2: 0 + 1 = 1 Regla 3: 1 + 0 = 1 Regla 4: 1 + 1 = 2
  71. 71. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: dec bin Regla 1: 0 + 0 = 0 0 0 Regla 2: 0 + 1 = 1 0 1 Regla 3: 1 + 0 = 1 0 1 Regla 4: 1 + 1 = 2 1 0
  72. 72. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores ADICIÓN BINARIA: A + B dec bin Regla 1: 0 + 0 = 0 0 0 Regla 2: 0 + 1 = 1 0 1 Regla 3: 1 + 0 = 1 0 1 Regla 4: 1 + 1 = 2 1 0 suma acarreo
  73. 73. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos ¿Cómo sería el circuito combinacional de suma y acarreo? A B suma acarreo 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1
  74. 74. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B suma acarreo
  75. 75. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B suma (  ) acarreo (As) half adder
  76. 76. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B  As Half Adder
  77. 77. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 + 1 1 ___________________
  78. 78. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 + 1 1 ___________________ 0
  79. 79. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 0
  80. 80. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 1 0
  81. 81. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 1 0 Se necesita un Full Adder que considere el acarreo. Full Adder A B Ae  As
  82. 82. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Half Adder A B Ae  As Full Adder Half Adder  As  As A B
  83. 83. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Suma de dos bits con acarreo: Circuitos aritméticos Ae B  As Full Adder A
  84. 84. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Ejercicio: diseñar un sumador de cuatro bits usando half y/o full adders. A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 Ae B  As Full Adder A A B  As Half Adder
  85. 85. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 A 1 B 1  As HA  As FA  As FA Ae  As FA Ae Ae A 2 B 2 A 3 B 3 A 4 B 4 C 1 C 2 C 3 C 4 C 5 sumador de cuatro bits
  86. 86. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 sumador de cuatro bits Especificaciones técnicas
  87. 87. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para restar dos números binarios se utiliza el complemento a 2. El complemento a 2 de un número binario es su complemento + 1. Ej: 0010 1011 1101 0100 + 1 1101 0101 Complemento a 2
  88. 88. [ Sistemas Digitales ] Präsentation D.Mery Arquitectura de Computadores Circuitos aritméticos Ejercicio: diseñar un circuito combinacional que calcule el complemento a 2 de un número de 8 bits.
  89. 89. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores <ul><li>SUSTRACCIÓN BINARIA: </li></ul><ul><li>Para calcular la resta binaria C = A-B </li></ul><ul><li>se calcula: B’ = complemento a 2 de B. </li></ul><ul><li>se calcula: C = A+B’. </li></ul>
  90. 90. [ Sistemas Digitales ] Präsentation Circuitos aritméticos D.Mery Arquitectura de Computadores <ul><li>SUSTRACCIÓN BINARIA: </li></ul><ul><li>Para calcular la resta binaria C = A-B </li></ul><ul><li>se calcula: B’ = complemento a 2 de B. </li></ul><ul><li>se calcula: C = A+B’. </li></ul><ul><li>Ejemplo: 57 – 34: </li></ul><ul><li>57: 0011 1001 (A) </li></ul><ul><li>34: 0010 0010 (B) </li></ul><ul><li>not 1101 1101 not(B) </li></ul><ul><li>+1 1101 1110 B’ </li></ul><ul><li>10001 0111 A+B’ => 0001 0111 = 23dec </li></ul>
  91. 91. [ Índice ] Präsentation D.Mery Arquitectura de Computadores <ul><li>2.1. Álgebra Booleana </li></ul><ul><li>2.2 Circuitos combinacionales </li></ul><ul><li>2.3. Circuitos aritméticos </li></ul><ul><li>2.4. Circuitos sincrónicos </li></ul><ul><li>2.5. Memorias </li></ul>
  92. 92. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Los circuitos sincrónicos funcionan sobre la base del tiempo. Es decir, las salidas dependen no sólo de las entradas. Sino del estado en que estaban las salidas y del tiempo.
  93. 93. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q 0 0 ? 0 1 ? 1 0 ? 1 1 ?
  94. 94. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
  95. 95. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R S R Q Q 0 0 1 1 0 1 1 0 1 0 0 1 1 1 Q Q
  96. 96. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS S Q Q R FF set reset S R Q Q 0 0 1 1 0 1 1 0 1 0 0 1 1 1 Q Q
  97. 97. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 S Q Q R FF S Q R Ejercicio: Encontrar Q para las señales R, S dadas t S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
  98. 98. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 0 0 0 0 1 S Q Q R FF S Q R Ejercicio: Encontrar Q para las señales R, S dadas t S R Q 0 0 1 0 1 1 1 0 0 1 1 Q
  99. 99. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS síncrono S Q Q R CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  100. 100. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop RS síncrono CK S Q Q R FF set reset clock CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  101. 101. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores S Q R Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono t CK S Q Q R FF CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  102. 102. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores S Q R Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono t CK S Q Q R FF CK CK S R Q 0 0 Q 0 1 0 1 0 1 1 1 1
  103. 103. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop D CK S Q Q R FF data clock D Sin clock la salida no cambia CK D Q 0 0 1 1
  104. 104. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop D CK D Q Q data clock PR CLR Especificaciones técnicas PR CLR CK D Q 0 1 X X 1 1 0 X X 0 1 1  1 1 1 1  0 0 1 1 0 X Q
  105. 105. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Flip-flop JK CK J Q Q K data clock Especificaciones técnicas CK J K Q  0 0 Q  0 1 0  1 0 1  1 1 Q 0 X X Q
  106. 106. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Contador de 4 bits basado en Flip-Flop JK CK J Q K 1 1 CK J Q K 1 1 CK J Q K 1 1 CK J Q K 1 1 LSB MSB
  107. 107. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D CK D Q data CK D Q CK D Q CK D Q
  108. 108. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D (shift register) CK D Q data CK D Q CK D Q CK D Q
  109. 109. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.
  110. 110. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 01 11 10 Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.
  111. 111. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de control
  112. 112. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de reloj t t +1 control Como el contador tiene dos bits, se usarán dos flip-flops (A y B), uno para cada bit. AB A B x A B 0 0 0 ? ? 0 0 1 ? ? 0 1 0 ? ? 0 1 1 ? ? 1 0 0 ? ? 1 0 1 ? ? 1 1 0 ? ? 1 1 1 ? ?
  113. 113. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores Diagrama de estado 00 01 11 10 x = 1 x = 1 x = 1 x = 1 x = 0 x = 0 x = 0 x = 0 x : señal de reloj t t +1 control Tabla de estado A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0
  114. 114. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que A cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J A K A ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
  115. 115. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF control Tabla de excitación A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1
  116. 116. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1
  117. 117. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 X X X X 0 1 0 0 0 1 0 0 X X X X
  118. 118. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J A Mapas de Karnough A B x K A J A = Bx K A = Bx A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J A K A 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 X X X X 0 1 0 0 0 1 0 0 X X X X
  119. 119. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J B K B ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
  120. 120. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 CK J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? control A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 CK J K Q 0 0 Q 0 1 0 1 0 1 1 1 Q J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  121. 121. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  122. 122. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 X X 1 0 X X 1 0 0 1 X X 0 1 X X J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  123. 123. [ Sistemas Digitales ] Präsentation Circuitos sincrónicos D.Mery Arquitectura de Computadores t t +1 A B x J B Mapas de Karnough A B x K B J B = x K B = x A B x A B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 X X 1 0 X X 1 0 0 1 X X 0 1 X X J B K B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1
  124. 124. [ Sistemas Digitales ] Circuitos sincrónicos D.Mery Arquitectura de Computadores J B = x K B = x J A = Bx K A = Bx CK J A Q Q K A FFA CK J B Q Q K B FFB A B
  125. 125. [ Sistemas Digitales ] Circuitos sincrónicos D.Mery Arquitectura de Computadores J B = x K B = x J A = Bx K A = Bx CK J A Q Q K A FFA CK J B Q Q K B FFB A B x clock
  126. 126. [ Sistemas Digitales ] Circuitos sincrónicos D.Mery Arquitectura de Computadores <ul><li>Consideraciones de diseño: </li></ul><ul><li>Hacer un diagrama de estado identificando las variables entrada (control) y salida. En el diagrama: un estado es un círculo, un flecha es una transición de un estado a otro. </li></ul><ul><li>El número de flip-flops necesarios para el circuito es el número de bits que tienen los estados. </li></ul><ul><li>Se realiza la tabla de estados y la tabla de excitación para cada flip-flop. </li></ul><ul><li>Se diseña el circuito combinacional para cada entrada de cada flip-flop usando mapas de Karnough. </li></ul><ul><li>Se implementa el circuito secuencial. </li></ul>
  127. 127. [ Índice ] Präsentation D.Mery Arquitectura de Computadores <ul><li>2.1. Álgebra Booleana </li></ul><ul><li>2.2 Circuitos combinacionales </li></ul><ul><li>2.3. Circuitos aritméticos </li></ul><ul><li>2.4. Circuitos sincrónicos </li></ul><ul><li>2.5. Memorias </li></ul>
  128. 128. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria
  129. 129. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria entrada seleccionar salida leer/escribir (1/0) BC
  130. 130. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores BC BC BC BC BC BC BC BC BC BC BC BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2 ×4 D 0 D 1 D 2 D 3 A 0 A 1 Unidad de memoria de 4 × 3 bits
  131. 131. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores BC BC BC BC BC BC BC BC BC BC BC BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2 ×4 D 0 D 1 D 2 D 3 A 0 A 1 Decoder 2 ×4 A 0 A 1 D 0 D 1 D 2 D 3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1
  132. 132. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Unidad de memoria RAM ( random access memory )
  133. 133. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Unidad de memoria de 1024 × 16 bits
  134. 134. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Celda de memoria
  135. 135. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores RAM bit slice
  136. 136. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state IN OUT EN = 0 IN OUT EN = 1 Esquema eléctrico EN: enable IN: input OUT: output
  137. 137. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state EN: enable IN: input OUT: output Diagrama Tabla de verdad
  138. 138. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Buffer Three-state Diagrama Tabla de verdad
  139. 139. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 16 x 1 RAM
  140. 140. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 16 x 1 RAM usando celdas de 4 x 4
  141. 141. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Chip 64 x 8 RAM
  142. 142. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 64 x 256 RAM usando 4 chips 64 x 8 RAM
  143. 143. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores 64 x 16 RAM usando 2 chips 64 x 8 RAM
  144. 144. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Memoria ROM (read only memory)
  145. 145. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores L ógica interna de una ROM de 32 × 8
  146. 146. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores ROM de 32 × 8 Ejemplo de tabla de verdad
  147. 147. [ Sistemas Digitales ] Memorias D.Mery Arquitectura de Computadores Programación de ROM de 32 × 8 del ejemplo anterior

×