Esta unidad hace parte de el curso de control digital de la universidad popular del cesar.

1. ING. JHON JAIRO ANAYA DIAZ

2. UNIDAD I

3. • SEÑALES ANALÓGICAS: Son aquellas
cuya variación se refleja tanto en
amplitud como a lo largo del
tiempo, es continua.
Amplitud
Tiempo

4. • SEÑALES DISCRETAS: es una señal definida sólo en
valores discretos de tiempo. Si la amplitud adopta
valores en un intervalo continuo, entonces la
señal se denomina señal de datos muestreados. Una
señal de datos muestreados se puede generar
muestreando una señal analógica en valores
discretos de tiempo. Esta es una señal de pulsos
modulada en amplitud.
Amplitud
Tiempo

5. • CUANTIFICACIÓN: es el proceso de
representar una variable por
medio de un conjunto de valores
distintos. Esta es la que
permite que una señal análoga
sean interpretada como palabras
binarias finitas.
• De allí que una SEÑAL DIGITAL es
una señal en tiempo discreto con
amplitud cuantificada y se puede
representar mediante una
secuencia de números binarios.

6. Los sistemas de control en tiempo discreto
son aquellos sistemas en los cuales una
o más variables pueden cambiar sólo en
valores discretos de tiempo. Estos
instantes, los que se denotarán mediante
kT (k = 0, 1, 2, ..., T = periodo de
muestreo), pueden especificar los
tiempos en los que se lleva a cabo
alguna medición de tipo físico, o los
tiempos en los que se extraen los datos
de la memoria de una computadora
digital.

7. • Un sistema de control en tiempo
discreto se caracteriza
principalmente por realizar un
procesado, mediante alguno de sus
elementos, de señales discretas en el
tiempo.
• Estos sistemas de control se utilizan
para alcanzar un desempeño óptimo,
con un costo mínimo, utilizando poco
energía y con una productividad
máxima.

8. • POTENCIALIDAD: realización de acciones de control
de elevada complejidad.
• CONTROL MULTIVARIABLE: gestiona simultáneamente
varios procesos, o varias variables de un proceso.
• FLEXIBILIDAD: fácil cambio de estrategias de
control. (Programa)
• PRECISIÓN: sin límites, a no ser por la longitud de
palabra digital.
• INMUNIDAD: al ruido y distorsión. Las señales
digitales se regeneran, no se amplifican.
• VERSATILIDAD: funciones complementarias al control:
estadísticas, informes, etc.

9. • COMPLEJIDAD: elementos software y hardware complejos
para controles muy sencillos.
• PÉRDIDA DE INFORMACIÓN: no existe control durante dos
muestras consecutivas. Proceso de conversión: muestreo,
retención y cuantificación.
• CONSUMO: excesivo para controles simples.
• PRECIO: computador más caro que los reguladores
continuos.
• TOLERANCIA A FALLOS: Un fallo en un computador que
controla diversos bucles de un proceso ocasiona una
falta de control
Tendencia actual: Disminución de los precios de los
computadores, por lo que deja de ser una gran
desventaja. Se tiende a controlar todo con computador.

10. t0
r(t)
t0
y(t)
kT0
e(t)
http://www.ib.cnea.gov.ar/~instyctl/Tutori
al_Matlab_esp/Digblock2.GIF

11. http://www.ib.cnea.gov.ar/~instyctl/Tutori
al_Matlab_esp/Digblock2.GIF

12. Tiene por objeto la
transformación de un valor de
tensión o corriente analógico
en un código binario de n bits.
http://upload.wikimedia.org/wikipedia/commons/thumb/1/14/
Conversor_AD.svg/710px-Conversor_AD.svg.png

13. Muestreador: Un muestreador ideal,
consiste en una función que toma
los valores de la señal analógica
en los instantes muestreados y el
valor cero para el resto de
puntos.
Retenedor: este término describe a
un circuito que recibe como
entrada una señal muestreada y
obtiene como salida dicha señal
mantenida en un valor constante
en un instante de tiempo
determinado.
http://www.tecnoficio.com/docs/images/cuantificacion3.jpg
a) Señal analógica b) Tren de Pulsos
b) c) Señal Modulada d) Señal Muestreada y Mantenida

14. Diagrama simplificado para el muestreador y
para el retenedor (S/H)
http://www.intersil.com/content/dam/Intersil/doc
uments/fn28/fn2858.jpg
http://st-
elf.electronicafacil.net/tutoriales/220/clip_
image001.jpg

15. • Muestrear una señal
continua x(t)
equivale a
multiplicarla por un
tren de funciones
delta p(t), siendo
𝑝 𝑡 = 𝛿 𝑡 − 𝑘𝑇
∞
𝑘=−∞
𝑥 𝑠 = 𝑥 𝑡 𝑝 𝑡
𝑥 𝑠 = 𝑥(𝑡) 𝛿 𝑡 − 𝑘𝑇∞
𝑘=−∞ =
= 𝑥 𝑘𝑇 𝛿 𝑡 − 𝑘𝑇 = 𝑥(𝑘)∞
𝑘=−∞
Una multiplicación en
el tiempo equivale a
una convolución en
frecuencia.

16. http://www.oocities.org/mx/mshernandezm/tesis/impag/tesis.3.gif

17. El espectro resultante es periódico y
se presentan los siguientes casos
A. La frecuencia de muestreo ws
(frecuencia de muestreo) es mayor
que 2wB (frecuencia del sistema).

18. B. Se disminuye a frecuencia de
muestreo ws hasta que sea igual
a 2wB

19. C. Se disminuye a frecuencia de
muestreo ws hasta que sea inferior a
2wB
Cuando ws < 2wB ocurre un solapamiento en
frecuencia de las bandas laterales y se produce
el fenómeno de “aliasing” en frecuencia.

20. Características
• Las muestras x(kT), n=0, ±1, ±2,...,
determinen unívocamente la señal x(t)
si se cumple que ws ≥ 2wB.
• Se define la frecuencia límite
ws=2wB con el nombre de frecuencia
de Nyquist, con
s
s
T


2


21. Importancia de una buena escogencia
del Periodo de Muestreo (frecuencia
de muestreo)
Muestreo y Reconstrucción

22. Ejemplo del proceso de Muestreo y retención
en Simulink
Sine Wave Scope
1
1
Discrete
Transfer Fcn
Zero-Order
Hold
Sine Wave Scope
1
1
Discrete
Transfer Fcn
Funciona como un
Muestreador
Retenedor de Orden
Cero

23. • Para procesar señales digitalmente no sólo es
necesario muestrear la señal analógica sino
también cuantizar la amplitud de esas señales a
un número finito de niveles. El tipo más usual
es la cuantificación uniforme, en el que los
niveles Q, son todos iguales.
n
Q
2

Intervalo Escala
Completa a
Donde n es en número de bits
de Resolución y Q es el
valor de cuantificación que
toma el bit menos
significativo (LSB). Esta
cuantificación es la mas
usada.

24. • ERROR EN LA CUANTIFICACIÓN: Puesto
que el número de bits en la palabra
digital es finito, la salida
digital puede solamente adoptar un
número finito de niveles y por lo
tanto en número analógico se debe
redondear al nivel digital mas
cercano, de allí que aparezca un
error entre ±Q/2.

25. 01
10
11
00
01
10
11
TTT 320 TTT 32
Señal de datos
muestreados
Señal
Digital

26. • Ejemplo: Se tiene un transductor que envía una
señal de 0 a 10 voltios, se necesita saber cual
es el nivel de cuantificación, con una resolución
de 4 bits y cual valor binario tomará 6voltios.
• SOLUCIÓN:
vQ
8
5
2
010
4



8
5
0001LSB
0001 5/8
0010 10/8
0011 15/8
0100 20/8
0101 25/8
0110 30/8
0111 35/8
1000 40/8
1001 45/8
1010 50/8
1011 55/8
1100 60/8
1101 65/8
1110 70/8
1111 75/8
0000 0
25,6101010
938.516/525.6
563.616/5429.6








27. Conversor AD paralelo o flash :
Usa un conjunto de comparadores que
comparan la tensión de entrada
analógica con una serie de
tensiones de referencia internas;
cuando la tensión de entrada
sobrepasa la referencia de un
comparador dado, éste genera un
nivel alto a su salida. La salida
de todos los comparadores se
conecta a un codificador de
prioridad que presenta a su salida
el código digital correspondiente a
la activación del comparador de
mayor orden.
http://sub.allaboutcircuits.com/images/04256.png

28. Conversor A/D rampa en
escalera: Cuando la tensión
de entrada es mayor que la
tensión que proporciona el
DAC se habilita el contador.
Al variar la salida del
contador también varía la
salida del DAC. Cuando la
tensión resultado del
“conteo” alcanza el valor de
la tensión analógica se
inhabilita el conteo y el
circuito de control carga el
valor alcanzado en los
latches de salida y reinicia
el contador.
http://3.bp.blogspot.com/_W7DgRE7OvOU/TG4McGSamEI/AAAAAAA
AAAU/MgsLKsUiuHU/s1600/ad+c.png

29. Conversor A/D de
pendiente simple: Si la
entrada analógica es
mayor que la tensión del
comparador se inicia el
conteo, y se activa el
generador de rampa. La
rampa sube con una
pendiente constante. En
el momento en el que la
tensión de rampa alcanza
el valor de la tensión
analógica de entrada. http://www.geocities.ws/pnavar2/convert/graficos/a-d-
8.gif

30. Conversor de Seguimiento: Genera una doble
Escalera

31. Conversor de aproximaciones sucesivas
VR
Vi>Vconvertidor
 1
0
3
3
2
2
1
1 2...222 i
n
n aaaaa 

http://www.huarpe.com/electronica2/capitulo/capitulo12/ht
ml/images/sarcircuit.gif
http://www.huarpe.com/electronica2/capitulo/capitulo12/ht
ml/images/sartree.gif

32. Conversor de aproximaciones sucesivas
http://www.huarpe.com/electronica2/capitulo/capitulo12/html/images/saraprox.gif

33. • Se tiene un conversor de aproximaciones
sucesivas y se debe convertir un voltaje
de entrada vi=0.65v donde el rango de
voltaje es de 0-1v con 3 bits de
resolución. Cuál sería el valor en bits?
• SOLUCIÓN
000 0V
100
110
010
111
101
011
001
001
010
011
100
101
110
111
1/8V
2/8V
3/8V
4/8V
5/8V
6/8V
7/8V
0.625≈Vi
presenta un error
de 0.025 respecto
del valor ideal

34. • Se tiene un conversor A-D de
8bits, con 10v a fondo de
escala. Se desea encontrar el
valor digital de 3.7v

35. Clock Palabra
Digital
Tensión aproximado SAR afectados
inicio 10000000 (128/256)*10=5>3,7 B7=0 B6=1
1 01000000 (64/256)*10=2,5<3,7 B6=1 B5=1
2 01100000 (96/256)*10=3,75>3,7 B5=0 B4=1
3 01010000 (80/256)*10=3,125<3,7 B4=1 B3=1
4 01011000 (88/256)*10=3,438<3,7 B3=1 B2=1
5 01011100 (92/256)*10=3,594<3,7 B2=1 B1=1
6 01011110 (94/256)*10=3,672<3.7 B1=1 B0=1
7 01011111 (95/256)*10=3,711>3.7 B0=0
8 01011110 (94/256)*10=3.672

36. Este método de conversión es útil cuando la
resolución no es un parámetro que limite en
exceso el diseño, ya que ofrece velocidad a
bajo costo con resoluciones de 8, 10, 12, 14 y
16 bits.
El tiempo de conversión resulta de multiplicar
el número de bits más 1 por el periodo del
reloj, que suele ser interno al circuito
integrado, aunque existen modelos que permiten
emplear reloj externo. Esto se debe a que la
palabra digital final no pasa al registro de
salida hasta el siguiente flanco de reloj, en
el que también se informa del fin de la
conversión. Por ejemplo, para un periodo de
reloj de 1µs, los tiempos de conversión son de
9µs y 13µs para resoluciones de 8 y 12 bits,
respectivamente.

37. Un convertidor digital-análogo o
decodificador es un dispositivo
que convierte una señal digital
(datos codificados numéricamente)
en una señal análoga.
En general se aplican dos métodos
para la conversión digital-
análogo, con resistores
ponderados y el método escalera
R-2R

38. • RESISTORES
PONDERADOS: Con este
método, los valores
de las resistencias,
representan los
pesos binarios de
los bits de entrada
del código digital.
Si establecemos el código binario a
convertir a cada una de las resistencias
de entrada, obtenemos el correspondiente
valor de tensión de salida.
http://www.oocities.org/televisioncity/9387/Imagenes/elec
tro4/image053.jpg

39. •ESCALERA: Usa una red R/2R para llevar a cabo el
proceso de conversión. Por tanto se necesitan menos
valores de resistencia con relación de valor exacto,
respecto del modelo con ponderación binaria. El
funcionamiento de este Conversor se analiza
activando de forma consecutiva sólo UNA de las
cuatro entradas y se mide el valor de la tensión de
salida.
https://encrypted-
tbn0.gstatic.com/images?q=tbn:ANd9GcRMDijVDPIoC6m6V0sxvHuPqG0VpyqU6hjBvSrvnpKVB4zi-9Q8dA

40. • Resolución: Se define como el inverso del
número de escalones discretos en la salida.
Depende por tanto del número de bits de entrada
del DAC. Ejemplo :Como el número de escalones
discretos generados en la salida es 2N-1, un DAC
de 4 bits tiene una resolución de 1 entre 15 ⇔
6.67%.
• Precisión: Mide la diferencia entre la salida
ideal de un DAC y el valor real que se genera.
Por Ej: Salida fondo escala = 10V y precisión
de ±0.1%: La salida del DAC para toda
configuración de entrada se desviará respecto
del valor previsto un máximo de 10mV

41. • Linealidad: Un error de linealidad consiste en
una desviación de la salida ideal del DAC (una
línea recta) cuando se va aplicando
ascendentemente todo el rango de valores de
entrada.
• Monotonicidad: Un DAC es monotónico si no
cambia su secuencia de crecimiento cuando se le
aplica secuencialmente su rango completo de
configuraciones de entrada.
• Tiempo de asentamiento: Es el tiempo que tarda
el DAC en proporcionar una tensión de salida
cuyo valor se encuentre dentro de un margen de
error igual al error de cuantización (±1/2LSB)
al producirse una alteración en el código de
entrada.

42. CURVA DE TRANSFERENCIA IDEAL

43. ERROR DE LINEALIDAD ERROR DE MONOTONICIDAD

44. ERROR DE GANANCIA ERROR DE OFFSET

45. Es el proceso inverso al muestreo de una
señal. Reconstruye el valor de los
infinitos puntos del intervalo
[nT,(n+1)T]. Pasa de una secuencia a
una señal continua.
El propósito de la retención es rellenar
los espacios entre los periodos de
muestreo y así reconstruir de forma
aproximada la señal analógica de la
entrada.

46. • La forma de onda escalera de la salida es la
manera mas sencilla para reconstruir una
señal de entrada original. El circuito de
retención que forma dicha onda se denomina
Retenedor de orden Cero.
 
s
e
sH
ST


1
0
http://wikitacora.wikispaces.com/file/view/aaas.PNG/279830426/aaas.PNG

47. • Existen otras circuitos de
retención mas sofisticados
que el de primer Orden,
estos son los de orden
superior en incluyen los
de primer y segundo Orden.
 
2
1
11





 


S
e
T
ST
sH
ST
Primer Orden Segundo Orden
http://upload.wikimedia.org/wikipedia/commons/thumb/3/3b/
Predictivefirstorderhold.signal.svg/567px-
Predictivefirstorderhold.signal.svg.png

48. • Para recuperar la señal original a partir de la
muestreada no hay más que aplicar un filtro paso-
bajo con una frecuencia de corte entre wc≥ wB , y
wc<ws-wB y una amplificación A=Ts
En el dominio de la frecuencia

49. • En el domino del tiempo: )()( thtxx rsr 

50. • Dominio del Tiempo

51. • OGATA, Katsuhiko. Sistemas De Control En Tiempo
Discreto. Segunda Edición.
• DORSEY, John. Sistemas de Control Continuo y
Discreto
• BIBLIOGRAFÍA WEB
• ASTRÖM, Kral J- Computer Controlled Systems.
Tercera Edición
• PARASKEVOPOLUS,P. Modern Contol Ingineering.
Primera Edición.
• CHEN, Chi-Tsong. Analog And Digital Control System
Design. Tercera Edición
• SMITH C., CORRIPIO A., Control Automático de
Procesos. Primera Edición
• DORF R., BISHOP R., Sistemas de Control Moderno.
Décima Edición.