Este documento describe la arquitectura RISC, incluyendo sus características principales como instrucciones simples de formato fijo, uso de registros en lugar de memoria, y ejecución en ciclos únicos. También discute los principios de diseño de RISC y ventajas como velocidad y simplicidad en comparación con arquitecturas CISC.

1. Universidad Politécnica
Amazónica
TEMA:
Arquitectura RISC.
AUTORES:
Dany Sarela Cieza Silva.
Judith Ambulay Toledo.
CARRERA:
Ingeniería de Sistemas y Telemática- VII.
DOCENTE:
Marco Aurelio Porro Chulli.

2. ARQUITECTURA RISC
En arquitectura computacional, RISC(Reduced Innstruction Set Computer
- Computador con Conjunto de Instrucciones Reducidas), es un tipo de
diseño de CPU generalmente utilizado en microprocesadores o
microcontroladores. Usa conjuntos de instrucciones pequeñas y simples
que toman menor tiempo para ejecutarse.
Se trata de un tipo de procesador especialmente rápido que utiliza una
tecnología del tipo pipeline muy desarrollada, lo que le faculta para
operar con un alto nivel de simultaneidad.
Definición:

3. Características:
 LOAD/STORE (Cargar-Almacenar): Sólo estas acceden a memoria; las
demás operaciones en un RISC, tienen lugar en su gran conjunto de
registros. Ello simplifica el direccionamiento y acorta los tiempos de los
ciclos de la CPU, además facilita la gestión de los fallos de páginas page
faults en entornos de memoria virtual.
 Arquitectura no destructiva de tres direcciones: Los procesadores CISC
destruyen la información que existe en alguno de los registros; debido a su
arquitectura de dos direcciones. Las instrucciones RISC, con tres
direcciones, contienen los campos de los dos operandos y de su resultado.
 Instrucciones simples, de formato fijo, con pocos modos de
direccionamiento: Reducen de manera muy significativa el esfuerzo para su
descodificación y favorecen su ejecución en pipelines.

4.  Ausencia de microcódigo: El microcódigo no se presta a la ejecución en ciclos
únicos, ya que requiere que el hardware sea dedicado a su interpretación
dinámica. La programación en microcódigo no hace que el software sea más
rápido que el programado con un conjunto de instrucciones simples. Todas las
funciones y el control están cableados hardwired, para lograr una máxima
velocidad y eficiencia.
 Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y
ciclo único permiten que las diferentes etapas de los ciclos de ejecución
búsqueda o fetch, descodificación, ejecución, y escritura del resultado o result
write-back para instrucciones múltiples, se puedan realizar simultáneamente, de
un modo más simple y eficaz.
 Ejecución en ciclos únicos single-cycle. El resultado directo de los conjuntos de
instrucciones que ofrecen los procesadores RISC, es que cada instrucción
ser ejecutada en un único ciclo de la CPU. La ejecución en ciclos únicos
simplifica la gestión de las interrupciones y los conductos pipelines.

5. Principios:
 Se refiere solamente instrucciones simples y regulares, pues las complejas,
al necesitar una ruta de datos más larga, ralentizan la ejecución del resto
de las instrucciones, y además no suelen ser aprovechables por los
compiladores.
 Las instrucciones deben ser der de longitud fija (y múltiplo de palabra) para
acelerar su extracción de memoria.
 Las instrucciones deben de ser de formato regular, para facilitar su
decodificación
 Las instrucciones deben operar preferiblemente sobre registros, para
acelerar el tiempo de acceso a los operandos. Las únicas operaciones de
acceso a memoria deberían ser las de tipo load store.
 Para mejorar el rendimiento, los procesadores deberían utilizar la técnica
del pipeline, la cual se aprovecharía bastante bien dada la gran regularidad
de instrucciones.

6. Principios en el diseño de una maquina RISC se tienen cinco pasos:
a) Analizar las aplicaciones para encontrar las operaciones clave.
b) Diseñar un bus de datos que sea óptimo para las operaciones clave.
c) Diseñar instrucciones que realicen las operaciones clave utilizando el bus de
datos.
d) Agregar nuevas instrucciones solo si no hacen más lenta.
e) Repetir este proceso para otros recursos.

7. Multiproceso- Memoria Caché
Son un esfuerzo para evitar el número de peticiones realizadas por cada CPU al bus. Los caches
son pequeñas y rápidas memorias, que hacen de tampón (buffer) entre la CPU y la memoria
externa, para mantener los datos y/o instrucciones. Se basan en el principio de la "localidad", lo
que significa que dada la fundamental naturaleza secuencial de los programas, los siguientes
datos o instrucciones requeridas, estarán localizadas inmediatamente a continuación de las
actuales.
Los datos contenidos en la memoria caché se organizan en bloques denominados líneas. Las
líneas son cargadas como copias exactas de los datos situados en la memoria externa, se
emplean marcas(tags) que identifican a cada línea. Las marcas emplean una porción de la
dirección física de los datos para compararla con la dirección física solicitada por la CPU. Si
existe una coincidencia exacta de la dirección y de otros calificadores se dice que ha tenido
lugar un acierto (hit) de caché; en caso contrario tiene lugar un fallo (miss) del caché, los datos
han de ser recuperados desde la memoria.
El empleo de memoria caché se ha popularizado, como medida para acelerar el tiempo de
acceso a la memoria principal.

8. La forma en que la memoria es actualizada por los caches locales puede tener un gran
impacto en las prestaciones de un sistema multiprocesador. Básicamente hay dos métodos:
a) Escritura continua (write-through). Requiere que todas las escrituras realizadas en
el caché actualicen asimismo los datos de la memoria principal. De esta forma, la memoria
principal siempre tiene la última copia de los datos, y por tanto no hay nunca ninguna
incoherencia con el caché.
b) Copia posterior (copy-back). Es un sistema mucho más eficiente, aunque también
más complejo de implementar. En este caso, la CPU puede modificar la línea de caché sin
necesidad de actualizar inmediatamente la memoria principal.
Los datos sólo son copiados a la memoria principal cuando la línea de caché va a ser
reemplazada con una nueva. Ello no solo minimiza el tráfico del bus, de vital importancia para
el resto de los procesadores, sino que también libera al procesador de la tarea de escribir en la
memoria principal. Sin embargo, este sistema, en una arquitectura de bus compartido, implica
un nuevo nivel de dificultad, denominado coherencia o consistencia (coherency o consistency);
dado que cada caché puede tener una copia de los datos existentes en la memoria principal, el
desafío es asegurar que los datos permanecen iguales entre todos los caches. Hay dos métodos
para mantener cada línea de caché idéntica a las demás:

9.  Escritura radiada (write-broadcast), requiere que la CPU que modifica los datos
compartidos actualice los otros caches, para lo cual escribe en el bus la dirección
de los datos, y los datos mismos, de modo que todos los dispositivos interesados
(otras CPU’s) los capturen. Esto asegura que cada línea de caché en el sistema es
una copia exacta de las demás.
 Escritura invalidada (write-invalidate), impide a una CPU modificar los datos
compartidos en su caché hasta que otros caches han invalidado sus copias. En
cuanto otros caches invalidan sus líneas, el caché modificado tiene la única copia;
de este modo, se garantiza que un sólo caché escribe una línea compartida en un
momento dado.
Ambos sistemas requieren que los caches sean capaces de identificar peticiones en el
bus que afecten a sus datos, lo que se realiza con una técnica conocida como
"sondeo del bus" (bus snooping). Cada caché compara las direcciones de las
peticiones en el bus compartido con los datos en su propio cache, usando las marcas
(tags).

10. VENTAJAS
 Debido a que cada instrucción realiza una operación muy simple, el código se
ejecutará en aproximadamente en el mismo tiempo que el comando MULT de
la arquitectura CIS. Estas instrucciones RISC requieren menos hardware y es
mas sencillo que las instrucciones complejas, dejando mas espacio para
registros de propósito general.
 RISC ha alcanzado a todos los fabricantes de semiconductores: AMD, Intel,
MIPS, Motorola, ROSS, y todos ellos son productos usados por fabricantes de
ordenadores y estaciones de trabajo: Apple, DEC, HP, IBM, SUN, entre otros y
sus correspondientes clónicos.
 La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar
instrucciones.
 Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a
diferencia de CISC, RISC conserva después de realizar sus operaciones en
memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas
operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.

11. DESVENTAJAS
 Menor densidad de código (discutible). Importante si la disponibilidad de
memoria es crítica. Ocasiona un menor rendimiento del caché de
instrucciones.
 No ejecutan código x86. Puede utilizarse simulación por software, pero no
puedo fabricar una IBM PC compatible.
 RISC también tenía sus desventajas. Debido a que una serie de
instrucciones son necesarias para completar incluso las tareas más
sencillas, el número total de instrucciones para la lectura de la memoria es
más grande, y por lo tanto lleva más tiempo. Al mismo tiempo no estaba
claro dónde habría o no una ganancia neta en el desempeño debido a
esta limitación, y hubo una batalla casi continua en el mundo de la prensa
y del diseño sobre los conceptos de RISC