Este documento describe el diseño y simulación de circuitos de muestreo y retención de orden cero y orden uno. Explica que los circuitos de retención mantienen la señal de muestra durante un tiempo determinado. Luego detalla el procedimiento para diseñar un retenedor de orden cero y uno, y muestra las simulaciones y resultados experimentales obtenidos con cada circuito. Concluye comparando la precisión de reconstrucción de señales entre ambos tipos de retenedores.

1. Laboratorio No. 1
Retenedor Orden Cero-Orden Uno
Alejandra Londoño, Samuel Gaitán, Sergio Ortegón
Universidad de Cundinamarca Ing. Electrónica
1. INTRODUCCIÓN
Los circuitos de muestreo y retención son utilizados para muestrear una señal
analógica en un instante de tiempo (t) y mantener el valor de la muestra durante
tanto tiempo como sea necesario (T). Los instantes de muestreo y el tiempo de
retención están determinados por una señal lógica de control, y el intervalo de
retención depende de la aplicación a la que se destine el circuito, este se diseña
calculando el tiempo de carga y descarga en el circuito retenedor(Ʈ). Por ejemplo,
en los filtros digitales las muestras deben ser mantenidas durante el tiempo
suficiente para que tenga lugar la conversión de análoga a digital.
El proceso de muestreo produce una señal de pulsos modulados en amplitud. La
función de la operación de retención es reconstruir la señal analógica que ha sido
transmitida como un tren de pulsos muestreados. Esto es, el propósito de la
operación de retención es rellenar los espacios entre los periodos de muestreo y
así reconstruir en forma aproximada la señal analógica de entrada original.
El circuito de retención se diseña para extrapolar la señal de salida entre puntos
sucesivos de acuerdo con alguna manera preestablecida. La forma de onda de
escalera de la salida, es la forma más sencilla para reconstruir la señal de entrada
original. El circuito de retención que produce dicha forma de onda de escalera se
conoce como retenedor de orden cero.
En general los circuitos de retención de orden superior reconstruirán una señal de
manera más exacta que los retenedores de orden cero, pero con algunas
desventajas.
El retenedor de primer orden mantiene el valor de la muestra anterior, así como el
de la presente, y mediante extrapolación predice el valor de la muestra siguiente,
si la pendiente de la señal original no cambia mucho, la predicción es buena. Sin
embargo si la señal original invierte su pendiente, entonces la predicción es mala y
la salida sigue una dirección equivocada causando así un gran error para el
periodo de muestreo considerado.

2. 2. PROCEDIMIENTOS
 Protoborad
 Amplificador operacional 741
 Generador de señales
 Resistencias 2.7k,75,150
 Transistor 2N2222A
 Condensadores 103, 1F
A. Diseño retenedor orden cero
El retenedor más sencillo se obtiene cuando , esto es,
cuando
h(kT +t )=x(kT)
Donde : 0≤T <T y k=0,1,2
Fig. 1. Muestreador y retenedor de orden cero

3. Si. ,
entonces, tiene la siguiente expresión aplicando transformada de Laplace
en ambos miembros
Y en base al modelo matemático , la salida de este modelo debe ser la misma que
la del retenedor de orden cero real. luego
Entonces:
Además, si las siguientes equivalencias
y
se sustituyen en la ecuación , se tiene la siguiente expresión

4. Fig. 2. Sistema de control digital
El retentor de orden cero o reconstructor, tiene la función de convertir los pulsos a la salida
del controlador digital en señales como las que se muestran en la siguiente figura:
Fig. 3. Retentor de orden cero

5. Fig. 4. Retardo de transporte producido por el retentor de orden cero.
Fig. 5..Simulación retentor de orden cero

6. Fig. 6. Salida en el osciloscopio de un retenedor orden cero
Fig. Salida del osciloscopio orden cero
B. Diseño retenedor orden uno
Este retenedor mantiene el valor de la muestra anterior, asi como la de la
presente, y mediante extrapolacion predice el valor de la muestra siguiente. esto

7. se logra mediante la generacion de la pendiente de salida igual a la pendiente de
un segmento de linea que conecta la muestra actual con la anterior y proyectando
esta desde el valor de la muestra actual, como se puede apreciar en la figura
siguente:
Fig. salida de un retenedor de orden cero.
POLIGONAL Y DE RETRASO
Se les llama tambien retenedores de primer orden con interpolacion, o retenedor
poligonal, reconstruye la señal original de una manera mucho mas exacta. este
circuito de retencion tambien genera una linea recta a la salida cuya pendiente es
igual aquella que une el valor de la muestra anterior con el valor de muestra
actual, pero esta vez la proyeccion se hace desde el punto de la muestra actual
con la amplitud de la muestra anterior. por lo tanto, la exactitud al reconstruir la
señal original. este tipo de retenedor no se usa en sistemas de control. por el alto
periodo de muestreo de ratardo.
Salida
Salida
0 t

8. Fig. Simulación retenedor orden uno
Vo (t)=−V a
R2
R1
(1−e
−1
R2
C
)
Se considera una muestreador ficticio comúnmente llamado muestreador
mediante impulsos. la salida de este muestreador se considera como un tren de
impulsos que comienza en t = 0, con el periodo de muestreo igual a t y la magnitud
de cada impulso igual al valor muestreado de la señal en tiempo continuo en el
instante de muestreo correspondiente. se observa en la figura un diagrama de
muestreador mediante impulsos, donde se supone que x(t) = 0
para t < 0 , puesto que, en forma matemática, un impulso esta definido como
una función que tiene una amplitud infinita con duración cero, esto se representa
gráficamente mediante una flecha con una amplitud que representa la magnitud
del impulso.

9. si la señal de tiempo continuo x(t) se muestrea mediante impulsos en forma
periódica, la señal muestreada se puede representar de manera matemática
mediante





0
)
(
)
(
)
(
*
k
kT
t
t
x
t
x 
En el muestreador mediante impulsos se puede pensar que interruptor se cierra
instantáneamente cada periodo de muestreo t y genera impulsos x(kt)(t – kt).
dicho proceso de muestreo se conoce como muestreo mediante impulsos. el
muestreador mediante impulsos se presenta por conveniencia matemática; éste es
un muestreador ficticio que no existe en el mundo real.
la transformada de laplace de la señal muestreada mediante impulsos x*(t)
ha mostrado ser la misma que la transformada z de la señal x(t) si ets
se define
como z, o ets
= z





0
)
(
)
(
)
(
*
k
kT
t
t
x
t
x 
O SEA
x *(t) = x (0)(t) + x(T)(t – T) +………+ x(kT)(t – kT) +…

10. 3. CONCLUSIONES
 Como la frecuencia de la señal que entra del generador es de 500kHz, el
teorema de Nyquist dice que el periodo de muestreo es el doble de la señal
de entrada, al despejar el valor de frecuencia se obtiene 250uHz, ese
resultado es la frecuencia del tren de pulsos que entra en el transistor.
 El condensador cerámico 103 del amplificador operación en configuración
de integrador produce un corte en la señal de salida del retenedor de orden
uno.
 Se observa que las diferentes configuraciones de los amplificadores
operacionales están diseñados para obtener una ganancia unitaria.
 Haciendo una comparación entre los dos tipos de reconstrucción es más
preciso reconstruir la señal por medio del retenedor de orden cero, cuando
se realiza la reconstrucción de una señal a una frecuencia diferente de la
que se muestro se presenta trasface entre las muestras y por lo tanto es
muy poco probable que se reconstruya la señal original.

11. 4. REFERENCIAS
 [1] Circuitos_Electronicos_Discretos_e_Integ.pdf
 http://www.profesaulosuna.com/data/files/ELECTRONICA/TEORIA
%20DE%20CONTROL/CUADERNILLO%20SISTEMAS%20LINEALES
%20II/CUADERNILLO%20DE%20LINEALES%20II.doc
 Ingeniería de Control Moderna. Katsuhiko Ogata. Prentice Hall; cuarta edición.
2003.
 Digital control of dynamic systems 3rd ed. Franklin, Gene F. 629.8 F71D. 1998
 [Ogata y Yang, 2002] Ogata, K. y Yang, Y. (2002). Modern control engineering,
volumen 4. Prentice hall India. (Not cited.)