Este documento descreve protocolos de comunicação serial, incluindo I2C, RS232 e LCD. Ele fornece detalhes sobre como implementar comunicação I2C, como criar uma biblioteca I2C e rotinas para escrita e leitura de bytes. Além disso, explica como enviar dados e comandos para um display LCD.
El microprocesador Motorola 6800 fue lanzado en 1975 y fue utilizado en varios de los primeros microcomputadores de los años 1970. Fue el primer chip de Motorola para Apple de 8 bits. Posteriormente fue reemplazado por versiones mejoradas como el MC6802. Otros fabricantes como MOS Technology también produjeron procesadores compatibles con la arquitectura del 6800.
Lecture 28 , 29 & 30(instruction set & addressing mode of 8086.pptxVikasMahor3
The document discusses various addressing modes of the 8086 microprocessor instruction set. It explains 12 different addressing modes: register, immediate, direct, register indirect, based, indexed, based index, string, direct I/O port, indirect I/O port, relative, and implied. For each addressing mode, it provides an example instruction and describes how the effective address is calculated. It also categorizes the addressing modes into five groups: register and immediate data, memory data, I/O ports, relative addressing, and implied addressing.
The 8086 microprocessor has a 16-bit arithmetic logic unit and data bus. It uses a 20-bit address bus to access up to 1 megabyte of memory addressed through segment registers. The 8086 has separate bus interface and execution units, with registers in each unit used for fetching instructions, computing addresses, and executing operations. Key registers include the instruction pointer, segment registers, and general purpose registers like the accumulator, base, count, and data registers.
O processador 80286 foi lançado em 1982 e foi o primeiro a ter multitarefa de hardware. Possuía modos de operação protegido e real e endereçamento de até 16MB de memória RAM. Seu projeto continha um erro que impedia o retorno ao modo real após mudança para o modo protegido.
Este documento describe los circuitos binarios que implementan operaciones aritméticas como suma, resta, multiplicación y división utilizando puertas lógicas. Explica cómo funcionan los circuitos de suma y resta binarias a nivel de bits utilizando semisumadores, sumadores completos, semirrestadores y restadores completos. También describe cómo implementar sumadores y restadores en paralelo para obtener resultados más rápidos y familia lógicas de circuitos integrados como TTL y CMOS.
A través de los años, los microprocesadores han evolucionado desde los primeros modelos de 4 bits en los años 70 hasta los complejos procesadores multicore de hoy en día. El documento describe la historia y las mejoras clave de microprocesadores producidos por Intel y AMD, incluyendo el 4004 de Intel, el primer microprocesador comercial; el 80386 de 32 bits de Intel; y los procesadores multicore recientes como el Core i7 de Intel y el Phenom II de AMD.
El documento describe las partes internas de un microprocesador. El microprocesador es el cerebro de la computadora que ejecuta programas e incluye una unidad aritmético-lógica, un decodificador de instrucciones, un bloque de registros, buses de datos, direcciones y control, terminales de alimentación y un reloj del sistema.
Este documento descreve protocolos de comunicação serial, incluindo I2C, RS232 e LCD. Ele fornece detalhes sobre como implementar comunicação I2C, como criar uma biblioteca I2C e rotinas para escrita e leitura de bytes. Além disso, explica como enviar dados e comandos para um display LCD.
El microprocesador Motorola 6800 fue lanzado en 1975 y fue utilizado en varios de los primeros microcomputadores de los años 1970. Fue el primer chip de Motorola para Apple de 8 bits. Posteriormente fue reemplazado por versiones mejoradas como el MC6802. Otros fabricantes como MOS Technology también produjeron procesadores compatibles con la arquitectura del 6800.
Lecture 28 , 29 & 30(instruction set & addressing mode of 8086.pptxVikasMahor3
The document discusses various addressing modes of the 8086 microprocessor instruction set. It explains 12 different addressing modes: register, immediate, direct, register indirect, based, indexed, based index, string, direct I/O port, indirect I/O port, relative, and implied. For each addressing mode, it provides an example instruction and describes how the effective address is calculated. It also categorizes the addressing modes into five groups: register and immediate data, memory data, I/O ports, relative addressing, and implied addressing.
The 8086 microprocessor has a 16-bit arithmetic logic unit and data bus. It uses a 20-bit address bus to access up to 1 megabyte of memory addressed through segment registers. The 8086 has separate bus interface and execution units, with registers in each unit used for fetching instructions, computing addresses, and executing operations. Key registers include the instruction pointer, segment registers, and general purpose registers like the accumulator, base, count, and data registers.
O processador 80286 foi lançado em 1982 e foi o primeiro a ter multitarefa de hardware. Possuía modos de operação protegido e real e endereçamento de até 16MB de memória RAM. Seu projeto continha um erro que impedia o retorno ao modo real após mudança para o modo protegido.
Este documento describe los circuitos binarios que implementan operaciones aritméticas como suma, resta, multiplicación y división utilizando puertas lógicas. Explica cómo funcionan los circuitos de suma y resta binarias a nivel de bits utilizando semisumadores, sumadores completos, semirrestadores y restadores completos. También describe cómo implementar sumadores y restadores en paralelo para obtener resultados más rápidos y familia lógicas de circuitos integrados como TTL y CMOS.
A través de los años, los microprocesadores han evolucionado desde los primeros modelos de 4 bits en los años 70 hasta los complejos procesadores multicore de hoy en día. El documento describe la historia y las mejoras clave de microprocesadores producidos por Intel y AMD, incluyendo el 4004 de Intel, el primer microprocesador comercial; el 80386 de 32 bits de Intel; y los procesadores multicore recientes como el Core i7 de Intel y el Phenom II de AMD.
El documento describe las partes internas de un microprocesador. El microprocesador es el cerebro de la computadora que ejecuta programas e incluye una unidad aritmético-lógica, un decodificador de instrucciones, un bloque de registros, buses de datos, direcciones y control, terminales de alimentación y un reloj del sistema.
La práctica involucró el uso de los puertos de salida de un microcontrolador Arduino para controlar 8 LED. Se programaron diferentes ejercicios como desplazar bits de izquierda a derecha y viceversa, desplazar dos bits del centro a los extremos, y un contador ascendente y descendente. Esto permitió familiarizarse con la programación y el control de salidas digitales en Arduino.
Este documento resume los diferentes tipos de comunicación serie y paralela, así como los modos de comunicación asíncrona y síncrona. También describe el funcionamiento del USART, el protocolo RS-232 y cómo conectar sistemas embebidos a un PC mediante comunicación serie asíncrona full-duplex utilizando un convertidor de niveles.
Este documento define y describe varias unidades básicas de información como el bit, el byte, los prefijos binarios, disquetes, CDs, DVDs, Blu-ray, discos duros y memorias USB. Explica que un bit representa un valor binario de 0 o 1, un byte son ocho bits, y que estos formatos varían en su capacidad de almacenamiento y durabilidad.
El chipset es un grupo de chips que actúa como la médula ósea de la tarjeta madre, estableciendo su desempeño y sirviendo de puente de comunicación entre los componentes. Existen dos tipos principales: el puente norte que se comunica con el CPU, RAM y video, y el puente sur que se comunica con dispositivos como HDD, sonido y USB. Sin los chipsets, el procesador no podría funcionar adecuadamente en la tarjeta madre aunque su importancia ha disminuido con el tiempo.
The document is a user guide for the Spartan-3A/3AN FPGA Starter Kit Board that describes the board's features and components. It provides instructions for operating the default demonstration design including controlling features like the VGA display, rotary knob, push buttons, suspending the board, and more. It also details the key components of the board including switches, buttons, LEDs, and clock sources.
Las banderas proporcionan información sobre el estado de la máquina y el resultado de las instrucciones ejecutadas. La plataforma IA-32 utiliza el registro EFLAGS que contiene banderas como la de acarreo, paridad, cero y signo. Estas banderas indican si hubo acarreo, si el resultado es válido, es cero o es negativo.
Un socket es un zócalo con agujeros en una matriz que encajan los pines de un procesador para conectarlo a la placa base. Existieron varios tipos de sockets a lo largo del tiempo para adaptarse a los diferentes procesadores, incluyendo sockets con mecanismos ZIF para una fácil actualización, slots para procesadores como los primeros Athlon y Pentium II/III, y sockets con diferentes números de pines para procesadores como los 486, Pentium y más recientes de Intel y AMD.
O documento discute os tipos de dados primitivos em programação, como inteiros, reais, caracteres e lógicos. Apresenta também constantes e variáveis, declarando que variáveis podem ter seus valores alterados durante a execução do programa ao contrário de constantes. Explica ainda a atribuição de valores às variáveis e operadores aritméticos.
Este resumen describe un decodificador DTMF que utiliza un PIC16F628A para decodificar dígitos DTMF ingresados desde un teléfono. Detecta secuencias de 4 dígitos para activar o desactivar pines de salida, o para activar un pin durante 10 segundos. También enciende un pin cada 12 horas durante 1 hora. El código en C implementa estas funciones de decodificación y temporización.
MAXIMUM MODE OF 8086 MICROPROCESSOR-1.pptxZadockMaloba
The document discusses the maximum mode of the 8086 microprocessor. In maximum mode, the 8086 is interfaced with other processors like the 8087 to boost performance through multiprocessing. The 8086 acts as the bus master and passes control to other processors via request pins. It uses an 8288 bus controller to generate control signals and latch addresses and data from the bus. Interfacing additional processors allows for floating point coprocessing and increased efficiency. The maximum mode has a more complex circuit than the minimum mode but enables multiprocessing capabilities.
a) O documento discute registradores, contadores e memórias. Contém informações sobre contadores assíncronos e síncronos, registradores de deslocamento e memórias RAM e ROM.
b) São descritos contadores binários, contadores de década e contadores crescentes/decrescentes. Existem registradores com entrada e saída serial ou paralela.
c) As memórias RAM podem ser estáticas ou dinâmicas e permitem armazenamento volátil. A memória ROM armazena dados de forma não
The document provides an overview of the 8086 microprocessor, including:
- It was launched by Intel in 1978 and has a 16-bit data bus, 20-bit address bus, and 4-bit control bus.
- The 8086 uses parallel processing with a bus interface unit that fetches instructions and data and an execution unit that decodes and executes instructions.
- It has 14 16-bit registers including general purpose registers, segment registers, flags register, instruction pointer register, and pointer/index registers.
- The 8086 can address up to 1MB of memory using segmentation and can prefetch multiple instructions via pipelining to improve performance.
El documento describe la evolución de los sockets de CPU de AMD desde el Socket 7 hasta el Socket FM2+, incluyendo sockets como el Socket A, Socket 940 y Socket AM2, con el objetivo de soportar diferentes generaciones de procesadores AMD y sus características como el bus, voltaje y memoria soportada.
La fuente de poder proporciona electricidad a los componentes de una computadora al transformar la corriente alterna de la red eléctrica a corriente directa de menor voltaje. Existen dos tipos principales: fuentes AT y ATX. Las fuentes ATX son más recientes y vienen con un conector de 24 pines, mientras que las fuentes AT se encienden con una llave. Las fuentes de poder suministran la corriente y voltaje requeridos por los dispositivos y los protegen de fluctuaciones eléctricas.
El microprocesador 8085 fue creado por Intel en 1977. Funciona con una alimentación de +5V y usa tecnología HMOS. Tiene un generador de pulsos de reloj incorporado y un bus de datos y direcciones multiplexado de 8 bits. Cuenta con terminales para entrada/salida serie, interrupciones y E/S. Su diagrama funcional incluye la unidad de control, ALU, registros y punteros de programa y pila. El registro de estado incluye indicadores de signo, cero, acarreo y paridad.
El documento describe las memorias SIMM, módulos de memoria RAM que consisten en placas de circuito impreso con chips de memoria DRAM. Existieron versiones de 30 y 72 terminales, siendo esta última la sucesora. Los SIMM fueron reemplazados por los DIMMs y se utilizaron principalmente en computadoras con procesadores Intel 386, 486 y Pentium para almacenar datos de forma volátil.
The document traces the history and development of microprocessors from 1971 to the present. It begins with the Intel 4004, the first commercial microprocessor released in 1971. Important subsequent microprocessors included the Intel 8080 in 1974 and 8085 in 1977. The Pentium brand was introduced in 1993 and included 64-bit x86 instruction sets. The Core 2 brand from 2006 featured single, dual, and quad-core processors. The document also provides basic explanations of how microprocessors work and their components like the ALU, registers, and control unit.
Este documento describe los diferentes elementos que se encuentran en una placa base de computadora y sus funciones. Identifica el zócalo del microprocesador, las ranuras para la memoria RAM, y los conectores para tarjetas de expansión como ISA, PCI y AGP. También describe los puertos para periféricos como teclado, ratón, impresora y pantalla, así como el conector para el disco duro y la pila para mantener la hora actualizada.
Este documento describe los conceptos básicos de la arquitectura de computadoras. Explica los componentes clave como el procesador, la memoria y los buses, así como los protocolos de comunicación y sincronización entre ellos, como buses locales, buses de expansión y protocolos de arbitraje. También define buses normalizados como PCI, USB y SCSI y sus especificaciones.
El documento describe los buses en sistemas computacionales. Explica que un bus es una ruta compartida que conecta diferentes componentes como la CPU, memoria y periféricos, permitiendo transmitir información. Un bus se compone de líneas de datos, dirección y control. También describe los protocolos de arbitraje que garantizan que solo una unidad acceda al bus a la vez y diferentes tipos de buses como de ciclo completo, ciclo partido y jerarquías de buses.
La práctica involucró el uso de los puertos de salida de un microcontrolador Arduino para controlar 8 LED. Se programaron diferentes ejercicios como desplazar bits de izquierda a derecha y viceversa, desplazar dos bits del centro a los extremos, y un contador ascendente y descendente. Esto permitió familiarizarse con la programación y el control de salidas digitales en Arduino.
Este documento resume los diferentes tipos de comunicación serie y paralela, así como los modos de comunicación asíncrona y síncrona. También describe el funcionamiento del USART, el protocolo RS-232 y cómo conectar sistemas embebidos a un PC mediante comunicación serie asíncrona full-duplex utilizando un convertidor de niveles.
Este documento define y describe varias unidades básicas de información como el bit, el byte, los prefijos binarios, disquetes, CDs, DVDs, Blu-ray, discos duros y memorias USB. Explica que un bit representa un valor binario de 0 o 1, un byte son ocho bits, y que estos formatos varían en su capacidad de almacenamiento y durabilidad.
El chipset es un grupo de chips que actúa como la médula ósea de la tarjeta madre, estableciendo su desempeño y sirviendo de puente de comunicación entre los componentes. Existen dos tipos principales: el puente norte que se comunica con el CPU, RAM y video, y el puente sur que se comunica con dispositivos como HDD, sonido y USB. Sin los chipsets, el procesador no podría funcionar adecuadamente en la tarjeta madre aunque su importancia ha disminuido con el tiempo.
The document is a user guide for the Spartan-3A/3AN FPGA Starter Kit Board that describes the board's features and components. It provides instructions for operating the default demonstration design including controlling features like the VGA display, rotary knob, push buttons, suspending the board, and more. It also details the key components of the board including switches, buttons, LEDs, and clock sources.
Las banderas proporcionan información sobre el estado de la máquina y el resultado de las instrucciones ejecutadas. La plataforma IA-32 utiliza el registro EFLAGS que contiene banderas como la de acarreo, paridad, cero y signo. Estas banderas indican si hubo acarreo, si el resultado es válido, es cero o es negativo.
Un socket es un zócalo con agujeros en una matriz que encajan los pines de un procesador para conectarlo a la placa base. Existieron varios tipos de sockets a lo largo del tiempo para adaptarse a los diferentes procesadores, incluyendo sockets con mecanismos ZIF para una fácil actualización, slots para procesadores como los primeros Athlon y Pentium II/III, y sockets con diferentes números de pines para procesadores como los 486, Pentium y más recientes de Intel y AMD.
O documento discute os tipos de dados primitivos em programação, como inteiros, reais, caracteres e lógicos. Apresenta também constantes e variáveis, declarando que variáveis podem ter seus valores alterados durante a execução do programa ao contrário de constantes. Explica ainda a atribuição de valores às variáveis e operadores aritméticos.
Este resumen describe un decodificador DTMF que utiliza un PIC16F628A para decodificar dígitos DTMF ingresados desde un teléfono. Detecta secuencias de 4 dígitos para activar o desactivar pines de salida, o para activar un pin durante 10 segundos. También enciende un pin cada 12 horas durante 1 hora. El código en C implementa estas funciones de decodificación y temporización.
MAXIMUM MODE OF 8086 MICROPROCESSOR-1.pptxZadockMaloba
The document discusses the maximum mode of the 8086 microprocessor. In maximum mode, the 8086 is interfaced with other processors like the 8087 to boost performance through multiprocessing. The 8086 acts as the bus master and passes control to other processors via request pins. It uses an 8288 bus controller to generate control signals and latch addresses and data from the bus. Interfacing additional processors allows for floating point coprocessing and increased efficiency. The maximum mode has a more complex circuit than the minimum mode but enables multiprocessing capabilities.
a) O documento discute registradores, contadores e memórias. Contém informações sobre contadores assíncronos e síncronos, registradores de deslocamento e memórias RAM e ROM.
b) São descritos contadores binários, contadores de década e contadores crescentes/decrescentes. Existem registradores com entrada e saída serial ou paralela.
c) As memórias RAM podem ser estáticas ou dinâmicas e permitem armazenamento volátil. A memória ROM armazena dados de forma não
The document provides an overview of the 8086 microprocessor, including:
- It was launched by Intel in 1978 and has a 16-bit data bus, 20-bit address bus, and 4-bit control bus.
- The 8086 uses parallel processing with a bus interface unit that fetches instructions and data and an execution unit that decodes and executes instructions.
- It has 14 16-bit registers including general purpose registers, segment registers, flags register, instruction pointer register, and pointer/index registers.
- The 8086 can address up to 1MB of memory using segmentation and can prefetch multiple instructions via pipelining to improve performance.
El documento describe la evolución de los sockets de CPU de AMD desde el Socket 7 hasta el Socket FM2+, incluyendo sockets como el Socket A, Socket 940 y Socket AM2, con el objetivo de soportar diferentes generaciones de procesadores AMD y sus características como el bus, voltaje y memoria soportada.
La fuente de poder proporciona electricidad a los componentes de una computadora al transformar la corriente alterna de la red eléctrica a corriente directa de menor voltaje. Existen dos tipos principales: fuentes AT y ATX. Las fuentes ATX son más recientes y vienen con un conector de 24 pines, mientras que las fuentes AT se encienden con una llave. Las fuentes de poder suministran la corriente y voltaje requeridos por los dispositivos y los protegen de fluctuaciones eléctricas.
El microprocesador 8085 fue creado por Intel en 1977. Funciona con una alimentación de +5V y usa tecnología HMOS. Tiene un generador de pulsos de reloj incorporado y un bus de datos y direcciones multiplexado de 8 bits. Cuenta con terminales para entrada/salida serie, interrupciones y E/S. Su diagrama funcional incluye la unidad de control, ALU, registros y punteros de programa y pila. El registro de estado incluye indicadores de signo, cero, acarreo y paridad.
El documento describe las memorias SIMM, módulos de memoria RAM que consisten en placas de circuito impreso con chips de memoria DRAM. Existieron versiones de 30 y 72 terminales, siendo esta última la sucesora. Los SIMM fueron reemplazados por los DIMMs y se utilizaron principalmente en computadoras con procesadores Intel 386, 486 y Pentium para almacenar datos de forma volátil.
The document traces the history and development of microprocessors from 1971 to the present. It begins with the Intel 4004, the first commercial microprocessor released in 1971. Important subsequent microprocessors included the Intel 8080 in 1974 and 8085 in 1977. The Pentium brand was introduced in 1993 and included 64-bit x86 instruction sets. The Core 2 brand from 2006 featured single, dual, and quad-core processors. The document also provides basic explanations of how microprocessors work and their components like the ALU, registers, and control unit.
Este documento describe los diferentes elementos que se encuentran en una placa base de computadora y sus funciones. Identifica el zócalo del microprocesador, las ranuras para la memoria RAM, y los conectores para tarjetas de expansión como ISA, PCI y AGP. También describe los puertos para periféricos como teclado, ratón, impresora y pantalla, así como el conector para el disco duro y la pila para mantener la hora actualizada.
Este documento describe los conceptos básicos de la arquitectura de computadoras. Explica los componentes clave como el procesador, la memoria y los buses, así como los protocolos de comunicación y sincronización entre ellos, como buses locales, buses de expansión y protocolos de arbitraje. También define buses normalizados como PCI, USB y SCSI y sus especificaciones.
El documento describe los buses en sistemas computacionales. Explica que un bus es una ruta compartida que conecta diferentes componentes como la CPU, memoria y periféricos, permitiendo transmitir información. Un bus se compone de líneas de datos, dirección y control. También describe los protocolos de arbitraje que garantizan que solo una unidad acceda al bus a la vez y diferentes tipos de buses como de ciclo completo, ciclo partido y jerarquías de buses.
El documento describe los buses de sistemas computacionales. Explica que un bus es una ruta compartida que conecta diferentes componentes como la CPU, memoria y puertos de entrada/salida para transmitir información. Un bus se compone de líneas de datos, dirección y control. Los buses se pueden organizar jerárquicamente con buses locales de alta velocidad entre la CPU y memoria caché y buses de expansión para conectar periféricos.
Los elementos básicos de comunicación en un computador incluyen buses y conmutadores. Un bus es un camino de comunicación que conecta diferentes unidades de un computador. Existen buses locales de alta velocidad entre el procesador y la memoria caché, buses más lentos para E/S, y adaptadores de bus para conectar diferentes tipos de buses. Los protocolos de arbitraje controlan el acceso compartido al bus. Buses populares incluyen PCI, AGP y USB.
El documento describe los buses en computadoras. Explica que un bus es un medio de comunicación compartido entre dispositivos y que existen diferentes arquitecturas de bus como ISA, MCA y EISA. Los buses se clasifican por nivel (placa, panel posterior e interfaz) y dedicación (dedicados y generales). Los buses se han normalizado para facilitar la interacción entre componentes de diferentes fabricantes.
Los buses son el mecanismo más común para la comunicación entre dispositivos en un computador. Existen varios tipos de buses que cumplen funciones diferentes como transmitir datos, direcciones o controlar el uso del bus. El ancho del bus afecta la cantidad de datos que pueden transferirse simultáneamente y el rendimiento general del sistema.
El documento describe la arquitectura de los subsistemas de buses y entrada/salida en los computadores. Explica los conceptos básicos de los buses como líneas de datos, direcciones y control. También describe los dispositivos maestros y esclavos, el ancho de banda, tipos de buses como común, jerárquico y protocolos de transmisión síncrona y asíncrona. Finalmente, cubre temas de arbitraje de buses como técnicas centralizadas y distribuidas y la interconexión de buses sistema-E/S.
El bus es un sistema que transfiere datos entre los componentes de una computadora o entre computadoras. Los buses conectan dispositivos digitales como circuitos integrados, y existen diferentes tipos como buses paralelos y seriales. Los buses controlan el acceso y uso compartido de las líneas de datos y direcciones para evitar colisiones de información en el sistema.
El documento describe los diferentes tipos de buses de datos, su función y evolución. Resume los principales tipos de buses como buses paralelos, seriales y de control/direcciones. Explica que los buses transfieren datos entre componentes de una computadora o entre computadoras y han evolucionado de paralelos a seriales para lograr mayores velocidades y eficiencias.
El documento describe la historia y tipos de buses internos en computadoras. Explica que los buses permiten la comunicación entre componentes de hardware al compartir conexiones físicas. Describe buses paralelos e seriales y algunos buses históricos como ISA, MCA y EISA.
El documento describe los diferentes tipos de buses de computadora. Explica que un bus es un sistema que transfiere datos entre componentes de una computadora o entre computadoras. Luego describe los principales tipos de buses como buses internos, externos, de control, de direcciones y de datos. También explica la evolución histórica de los buses a través de tres generaciones, desde buses compartidos a conexiones punto a punto entre dispositivos.
Los buses son sistemas digitales que permiten transferir datos entre componentes de una computadora o entre varias de ellas. Se diferencian en buses paralelos y seriales y han evolucionado a través de tres generaciones principales. Los buses incluyen buses de datos, buses de control y buses de dirección que cumplen funciones específicas en el sistema.
Este documento describe los diferentes tipos de buses en una computadora, incluyendo el bus de datos, bus de direcciones y bus de control. También describe tres arquitecturas de buses: ISA, MCA y EISA. La arquitectura ISA es la más antigua con una velocidad de 8 MHz y anchura de 16 bits, mientras que MCA y EISA son más rápidas y anchas de 32 bits.
El documento describe los buses de comunicación en los computadores. Explica que un bus conecta diferentes unidades de un computador para permitir la transferencia de información. Describe los protocolos de transferencia síncronos, asíncronos y semisíncronos que utilizan los buses, así como los protocolos de arbitraje centralizados y distribuidos para gestionar el acceso al bus cuando múltiples unidades lo solicitan. Finalmente, detalla algunos protocolos de arbitraje específicos como el de encadenamiento de dos, tres y cuatro señales.
Este documento describe los diferentes tipos de buses de datos, incluyendo buses paralelos y seriales. Explica que los buses permiten la conexión lógica entre subsistemas de un sistema digital, enviando datos entre dispositivos. Describe los componentes clave de un bus, como las líneas de dirección, control y datos. También cubre temas como los métodos de arbitraje de buses y la temporización síncrona y asincrónica.
El documento describe los diferentes tipos de buses en un sistema informático, incluyendo el bus de direcciones, el bus de datos y el bus de control. También explica diferentes arquitecturas de bus como ISA, MCA y EISA, destacando sus características de ancho de bus, velocidad y capacidades.
Este documento describe los diferentes tipos de buses en un sistema computacional. Explica que los buses son caminos que permiten la transferencia de información entre el microprocesador y los periféricos. Luego detalla los principales tipos de buses: bus de datos, bus de direcciones, bus de control y bus de expansión. Finalmente, brinda una descripción general de la arquitectura de buses e introduce los tipos de arquitectura ISA, MCA y EISA.
Un bus es un conjunto de cables que conectan los componentes internos de una computadora permitiendo la transferencia de datos e instrucciones. Existen tres tipos de buses: de datos, que transfieren los bits de información; de direcciones, que indican la ubicación de la memoria o dispositivo; y de control, que coordinan el funcionamiento de los componentes. El ancho de un bus determina la cantidad de información que puede transferir simultáneamente.
El documento describe los diferentes tipos de buses en un sistema computacional. Explica que los buses son caminos por los que fluye la información y menciona tres clases principales: el bus de datos, el bus de direcciones y el bus de control. También describe buses de expansión como MCA, EISA, VESA, PCI y AGP, destacando sus características y usos.
Las redes de banda base utilizan multiplexación en el tiempo mientras que las de banda ancha usan multiplexación en frecuencia. Las primeras permiten que solo una entidad transmita a la vez mientras que las segundas permiten transmisiones simultáneas en diferentes frecuencias. La topología en anillo conecta cada estación con la siguiente en un camino cerrado por donde circulan los paquetes de datos en un sentido preestablecido.
Similar a Curso: Sistema de manufactura: 03 Buses de datos (20)
ITIL® es un modelo de referencia que resume un extenso conjunto de procesos de gestión que ayudan a las organizaciones a lograr calidad y eficiencia en sus operaciones de TI. La adecuada gestión de los servicios de TI es clave para la Gobernabilidad de TI cuyo objetivo es asegurar que el área de TI, a través de indicadores y controles apropiados y confiables, está actuando como verdadero soporte de las estrategias del negocio y no como un silo, y así coadyuvar al negocio en lograr grandes ventajas competitivas. Por ejemplo, ITIL® ha sido adoptado por miles de organizaciones en todo el mundo, entre otras la NASA, Microsoft y HSBC.
ITIL® es un modelo de referencia que resume un extenso conjunto de procesos de gestión que ayudan a las organizaciones a lograr calidad y eficiencia en sus operaciones de TI. La adecuada gestión de los servicios de TI es clave para la Gobernabilidad de TI cuyo objetivo es asegurar que el área de TI, a través de indicadores y controles apropiados y confiables, está actuando como verdadero soporte de las estrategias del negocio y no como un silo, y así coadyuvar al negocio en lograr grandes ventajas competitivas. Por ejemplo, ITIL® ha sido adoptado por miles de organizaciones en todo el mundo, entre otras la NASA, Microsoft y HSBC.
Este documento presenta la información sobre un curso de COBIT 5 Fundamentos dictado por el ingeniero Jack Daniel Cáceres Meza. El curso tiene como objetivo proveer principios y prácticas mundialmente aceptados de gobierno y gestión de TI para ayudar a incrementar la confianza y el valor de los sistemas de información alineados con los objetivos del negocio. El curso consta de 4 sesiones que cubren temas como introducción a COBIT 5, principios y catalizadores de COBIT 5 e implementación. Se utilizará una
El documento presenta la información de un taller de certificación ITIL® que será dictado por el Ingeniero Jack Daniel Cáceres Meza. El taller cubrirá cuatro sesiones con contenido sobre los conceptos y procesos clave de ITIL® para ayudar a los participantes a prepararse para el examen de certificación Fundamentos de ITIL®. El documento incluye los objetivos del curso, la metodología a seguir, el programa detallado y la información de contacto del expositor.
Este documento presenta la biografía y experiencia profesional de Mg. Ing. Jack Daniel Cáceres Meza, PMP. Cáceres es ingeniero electrónico con más de 33 años de experiencia en gestión de proyectos, servicios, seguridad de la información y calidad. Ha trabajado como consultor en tecnologías de la información y comunicaciones y tiene experiencia en jefatura de centros de cómputo, planeamiento estratégico de TIC, auditoría informática y diseño e implementación de redes.
El documento presenta los resultados de una encuesta realizada a áreas técnicas de OFIN y DIGETE sobre el cumplimiento de la norma ISO/IEC 17799 en seguridad de la información. Se identificó bajo cumplimiento de los controles de seguridad, con respuestas negativas en el 72% de los casos. Además, los dominios que recibieron mayor atención fueron operaciones y control de accesos, mientras que gestión de activos, incidentes, continuidad y cumplimiento regulatorio tuvieron baja priorización. El anális
Este documento define el alcance propuesto para el Sistema de Gestión de Seguridad de la Información del Ministerio de Educación del Perú. Se propone que el alcance incluya los procesos de la Dirección General de Tecnologías Educativas y la Oficina de Informática, debido a que estas áreas son responsables de prestar servicios tecnológicos clave que apoyan las funciones del Ministerio. Adicionalmente, se justifica que estas áreas están alineadas con la estrategia y objetivos institucionales del Ministerio, los cuales
Consultoría y servicios TIC -nueva línea de negocio para la RCP (Red Uno)Jack Daniel Cáceres Meza
El documento presenta una propuesta para ampliar los servicios de una compañía de telecomunicaciones (RCP) al ámbito de las tecnologías de la información y comunicaciones (TIC). La propuesta incluye una evaluación del mercado, una estrategia de localización, una descripción de los nuevos servicios TIC, un análisis FODA y precios sugeridos para los nuevos servicios. El objetivo principal es satisfacer la creciente demanda de los clientes por servicios mejorados y complementarios relacionados con las TIC.
Este documento presenta una introducción al sistema operativo UNIX. Explica que UNIX es un sistema operativo que controla el funcionamiento del computador y provee herramientas para los usuarios. Luego describe brevemente la historia de UNIX, desde sus orígenes en los años 1960 como un proyecto en los Laboratorios Bell para crear un sistema operativo multiusuario, hasta su evolución y popularización en las décadas siguientes. Finalmente, resume la estructura básica de UNIX, incluyendo su arquitectura de capas, la jerarquía de archivos y directorios, y
El documento describe el área de soporte de servicios informáticos de la UPC. El objetivo es brindar el mejor soporte mediante la investigación continua y satisfacer los requerimientos de los clientes. El área provee servicios como redes, servidores, bases de datos, mantenimiento de cuentas, respaldos, seguridad y comunicaciones. Los atributos incluyen confiabilidad, calidad, comunicación clara y seguridad. Los clientes son tanto internos como externos a la UPC.
Este documento describe los procedimientos para realizar pases a producción de aplicaciones y sistemas. Define el proceso de solicitud de pases, los requisitos para la ejecución de pases, y los procedimientos de ejecución de pases. El área de desarrollo prepara las solicitudes de pase y el área de soporte ejecuta los pases según el horario establecido, realizando respaldos previos y recuperaciones en caso de fallas.
Este documento describe el proceso de control y monitoreo de servidores, servicios y bases de datos en una institución. Incluye detalles sobre el monitoreo de parámetros como el uso de CPU, memoria y disco, así como la disponibilidad de servicios de red y correo electrónico. Establece normas para el monitoreo en distintos niveles y la configuración de herramientas en servidores Windows y Linux.
Este documento describe los procedimientos para la instalación y configuración de equipos en la Universidad Peruana de Ciencias Aplicadas (UPC) de acuerdo a las políticas de seguridad. Detalla los pasos a seguir desde la recepción del equipo hasta su entrega al usuario final, incluyendo la instalación del hardware, software de base y configuración de seguridad. Además, proporciona recomendaciones para planificar e implementar prácticas de seguridad como mantener sistemas actualizados y sólo proveer servicios de red aprobados.
Este documento describe los procedimientos para la administración de cuentas de usuarios en la Universidad. Incluye instrucciones para la creación, mantenimiento y eliminación de cuentas de estudiantes, profesores, personal administrativo y otros usuarios. Las solicitudes deben provenir de las áreas autorizadas como Recursos Humanos o Secretarías Académicas y deben incluir la información requerida. El proceso asegura que solo las cuentas autorizadas tengan acceso a los sistemas de la universidad.
Este documento describe los procedimientos para el mantenimiento correctivo de equipos, incluyendo la atención de solicitudes externas e internas, el diagnóstico y reparación de equipos, y los roles de soporte técnico, activos y help desk. El objetivo es resolver problemas de hardware y software de manera eficiente y con el mínimo impacto en los usuarios.
Este documento describe los procedimientos y políticas de seguridad de información de una universidad. Establece que la información debe estar disponible y segura dentro de los límites tecnológicos. Detalla los clientes, proveedores, resultados e insumos involucrados en la seguridad de información. También enumera las normas y políticas de seguridad, así como los indicadores para medir el espacio en disco de los servidores.
El documento presenta información sobre la gerencia de informática de AFP Horizonte. Explica la visión, misión y análisis OPEDEPO de la gerencia de informática, así como el estado de evolución tecnológica. También incluye el modelamiento de datos de los procesos de previsión, con diagramas de descomposición funcional, entidad-relación y ciclo de vida de las bases de datos.
Este documento presenta el planeamiento estratégico de la Gerencia de Informática de AFP Horizonte. Incluye una revisión del negocio de AFP Horizonte, su historia y estrategia. También describe el modelo de negocio, la arquitectura de datos y sistemas, y propone una arquitectura tecnológica. El objetivo general es mejorar los sistemas de información para apoyar los objetivos de negocio de AFP Horizonte de manera eficiente y de calidad.
Este documento describe el proceso de evaluación de colaboradores de acuerdo a la política de recursos humanos de la Oficina de Informática (OFIN) del Ministerio de Educación. El proceso incluye la selección, evaluación del desempeño y retiro de colaboradores. Se establecen normas y procedimientos para garantizar que los colaboradores tengan el perfil técnico y las competencias requeridas por la institución.
Este documento establece la norma de seguridad para productos de software del Ministerio de Educación. Detalla las responsabilidades, normas consultadas, definiciones clave, condiciones generales y específicas, y el procedimiento para evaluar la seguridad de un producto de software. El objetivo es asegurar que los productos de software cumplan con los requisitos mínimos de seguridad de la información de la institución.
Infografia TCP/IP (Transmission Control Protocol/Internet Protocol)codesiret
Los protocolos son conjuntos de
normas para formatos de mensaje y
procedimientos que permiten a las
máquinas y los programas de aplicación
intercambiar información.
Todo sobre la tarjeta de video (Bienvenidos a mi blog personal)AbrahamCastillo42
Power point, diseñado por estudiantes de ciclo 1 arquitectura de plataformas, esta con la finalidad de dar a conocer el componente hardware llamado tarjeta de video..
LA GLOBALIZACIÓN RELACIONADA CON EL USO DE HERRAMIENTAS.pptxpauca1501alvar
Explica cómo las tecnologías digitales han facilitado e impulsado la globalización al eliminar barreras geográficas y permitir un flujo global sin precedentes de información, bienes, servicios y capital. Se describen los impactos de las herramientas digitales en áreas como la comunicación global, el comercio electrónico internacional, las finanzas y la difusión cultural. Además, se mencionan los beneficios como el crecimiento económico y el acceso a la información, así como los desafíos como la desigualdad y el impacto ambiental. Se concluye que la globalización y las herramientas digitales se refuerzan mutuamente, promoviendo una creciente interdependencia mundial.
El uso de las TIC en la vida cotidiana.pptxjgvanessa23
En esta presentación, he compartido información sobre las Tecnologías de la Información y la Comunicación (TIC) y su aplicación en diversos ámbitos de la vida cotidiana, como el hogar, la educación y el trabajo.
He explicado qué son las TIC, las diferentes categorías y sus respectivos ejemplos, así como los beneficios y aplicaciones en cada uno de estos ámbitos.
Espero que esta información sea útil para quienes la lean y les ayude a comprender mejor las TIC y su impacto en nuestra vida cotidiana.
Uso de las Tics en la vida cotidiana.pptx231485414
Las Tecnologías de la Información y las Comunicaciones (TIC), son el conjunto de recursos, herramientas, equipos, programas informáticos, aplicaciones, redes y medios.
La inteligencia artificial sigue evolucionando rápidamente, prometiendo transformar múltiples aspectos de la sociedad mientras plantea importantes cuestiones que requieren una cuidadosa consideración y regulación.
1. Sistema de manufactura
Ingeniería de Sistemas y Seguridad Informática
Mg. Ing. Jack Daniel Cáceres Meza, PMP
jack_caceres@hotmail.com
Sesión 04
Buses de datos
2. 2
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Introducción
1. En Informática, bus es el conjunto de
conductores eléctricos en forma de pistas
metálicas impresas sobre la tarjeta madre
del computador, por donde circulan las
señales que corresponden a los datos
binarios del lenguaje máquina con que
opera el Microprocesador.
2. Así, un bus se puede definir como una línea
de interconexión portadora de información,
constituida por varios hilos conductores (en
sentido físico) o varios canales (en sentido
lógico), por cada una de las cuales se
transporta un bit de información.
3. Los buses se caracterizan por el número de
bits que pueden transmitir en un
determinado momento.
Un equipo con un bus de 8 bits de datos, por
ejemplo, transmite 8 bits de datos cada vez,
mientras que uno con un bus de 16 bits de datos
transmite 16 bits de datos simultáneamente.
3. 3
Mg, Ing. Jack Daniel Cáceres Meza, PMP
La tarjeta principal -motherboard
4. 4
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Tipos de bus por función
Bus de direcciones. Es el que emplea el microprocesador para seleccionar la dirección
de memoria o el dispositivo de I/O con el se va a comunicar. Es del tipo unidireccional:
de la CPU a la memoria ó a los elementos de entrada y salida.
2 ^ 20 líneas de dirección = 1’048,576 bytes (1MB)
Bus de datos. Es por donde el microprocesador intercambia los datos con el elemento
seleccionado por el bus de dirección. Es bidireccional: los datos pueden fluir hacia ó
desde la CPU, según la operación que se este realizando (lectura ó escritura). Longitud
es potencia de 2.
Bus de control. Es por el que circulan las señales auxiliares de gobierno y
sincronización del sistema (señal de reloj, señal de reset, señales de lectura y escritura
en memoria, etc.).
[STALLINGS 3.4]
6. 6
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Tipo de bus basado en su dedicación
Dedicado
Asignación permanente a una función o subconjunto físico de
componentes del computador.
Uso de múltiples buses cada uno de los cuales conecta solo un
subconjunto de módulos.
Ventajas: Elevado rendimiento
Desventajas: Incremento costos y tamaño del sistema
Multiplexado
Utiliza las mismas líneas para funciones diferentes en distintos instantes
de tiempo.
Ventajas: Ahorro de espacio y costos
Desventajas: Es requerida una circuitería más compleja en los módulos de
los dispositivos. Eventos que comparten las mismas líneas no pueden
ocurrir en paralelo
Universidad Central de Venezuela: Arquitectura de los subsistemas de buses y entrada/salida; Tema 2, GDOE C- II, Semestre I-2012
7. 7
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Tipo de bus basado en la topología de interconexión
Bus común
Mayor retardo de propagación de las señales entre dispositivos.
Diferencias en las prestaciones de cada dispositivo.
Cuello de Botella.
BControl
BDatos
BDirecciones
8. 8
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Tipo de bus basado en la topología de interconexión
Bus jerárquico
Es posible mejorar el ancho de banda y por ende el rendimiento del bus.
Compatibilidad entre buses.
9. Tipo de bus basado en la temporización
Síncrono
Protocolo de Transmisión Síncrono
Fácil de implementar
Con poca flexibilidad
Buses cortos
Mayor ancho de banda
Tienen una línea alimentada por un
reloj maestro. Todo funciona en
múltiplo del reloj del bus.
Todas las actividades del bus
tardan un número entero de estos
ciclos llamados ciclo de bus.
Es difícil aprovechar mejoras
futuras en la tecnología.
Se ve afectado por las diferencias
de velocidad de los dispositivos
conectados a él.
Asíncrono
Protocolo de Transmisión
Asíncrono
Permite adaptar la transferencia a
la velocidad del dispositivo.
Compagina dispositivos lentos y
rápidos.
No se rige en base a un reloj
maestro.
Utilizan un protocolo de
presentación (handshaking).
10. 10
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Tipo de bus basado en los componentes que se
interconectan
Bus Procesador-Memoria
Los componentes interconectados son por lo general elementos
sincrónicos.
Este bus es corto, de alta velocidad y gran ancho de banda.
Bus E/S
Se obliga a que el bus se adapte a un amplio rango de dispositivos
sincrónicos y asincrónicos con velocidades de operación diferentes.
Es por lo general largo, versátil y con amplio ancho de banda.
Bus Backplane
Permite equilibrar las demandas de comunicación procesador-memoria
con las demandas de comunicación de los dispositivos de E/S- memoria.
Así, sirve de interfaz entre el subsistema interno del computador y el
subsistema externo.
14. 14
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Aspectos a considerar
• Ancho de banda
• Cantidad máxima de memoria que se puede direccionar.
• Más bits de datos por transferencia.
• Palabra.
• Tamaño generalmente igual al número de bits utilizados para representar un
número entero y la longitud de una instrucción.
• Una palabra es la cantidad de datos que la CPU puede procesar en un ciclo
de reloj.
• Ancho de banda de un periférico es el número de transacciones por
unidad de tiempo.
• Latencia de un periférico
• Tiempo entre la orden de transacción y el fin de su ejecución.
• Arbitraje
• Ciclo
15. 15
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Arbitraje
Si existen varios dispositivos maestros en un bus:
¿Cuál de ellos puede utilizar el bus en caso de peticiones simultáneas?
¿Cómo se gestionan las prioridades de acceso?
Arbitro del bus
Es el componente lógico encargado de resolver, en base a alguna política
determinada, las necesidades, comunicación y conflictos de accesos de
los dispositivos al subsistema de buses.
Arbitraje del bus
16. 16
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Política de arbitraje
Árbitros “Daisy Chain”
La asignación del recurso se realiza mediante una señal que recorre o
atraviesa una cadena serial de procesadores.
Este árbitro tiene todo su hardware
centralizado en una posición física y
recibe todas las peticiones de los
procesadores y de el salen las
asignaciones necesarias.
La mayor parte de la lógica de control necesaria
para arbitrar los recursos se encuentra distribuida
entre los procesadores.
Cada árbitro recibe las peticiones de su procesador
asociado, además de otras señales necesarias
provenientes de los demás árbitros de los
procesadores, y asigna el recurso en cuestión a su
procesador según la lógica del sistema.
17. 17
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Política de arbitraje
Centralizado con prioridad fija
• El árbitro se ubica en una unidad de hardware central y el algoritmo que se ejecuta maneja prioridades fijas.
• Cada dispositivo genera una petición por la línea común de “Solicitud de bus”.
• El controlador del bus recibe la petición devuelve una señal por la línea de “Bus asignado”.
• Esta línea cruza serialmente todos los dispositivos.
• Si el dispositivo recibe la señal y en ese momento no desea usar el bus, entonces deja pasar la señal y la recibe el próximo
dispositivo en la cadena, pero si el dispositivo desea usar el bus, entonces este bloquea la señal (no la deja pasar) y activa
la línea de “Bus ocupado”, desactivando también la de “Solicitud de bus”, para luego comenzar su transmisión de datos a
través del bus.
• Mientras dura esta transmisión, la señal de “Bus asignado” permanece activa y se desactiva esta junto a la de “Bus
ocupado” solo cuando termina la comunicación.
• Luego se repite este proceso si existen nuevas peticiones de acceso al bus.
18. 18
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Política de arbitraje
Distribuido con prioridad rotativa
• Este se encuentra distribuido en módulos asignados a cada dispositivo, por lo que las solicitudes de uso del bus por parte
de los dispositivos van conectadas directamente a su modulo o árbitro asociado.
• La prioridad rotativa se consigue conectando en circulo la línea de “Bus asignado”, de forma tal que la asignación del bus
vaya pasando por todos los dispositivos. Sobre la línea “Bus asignado” se encuentra un pulso de reloj girando en circulo,
siempre en el mismo sentido.
• Cuando un árbitro de bus que no ha recibido de su dispositivo asociado la señal “Solicitud de bus” recibe la señal “Bus
asignado”, simplemente la deja pasar, pero si desea acceder al bus, entonces retendrá la señal “Bus asignado” y, cuando
haya concluido el acceso, dejara pasar la señal al siguiente dispositivo.
19. 19
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Política de arbitraje
Árbitros Polling
La asignación del recurso se realiza mediante una señal que recorre o
atraviesa una cadena serial de procesadores.
En este, parte de la lógica de control esta
distribuida en los componentes del sistema y,
parte en una unidad central.
Se coloca en una unidad central el hardware que
ha de realizar las funciones de comunicación
entre varios procesadores y en los módulos
separados, las funciones exclusivas de cada
procesador.
20. 20
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Política de arbitraje
Polling centralizado
• Mediante el bus de prioridad el árbitro fija una dirección especifica preestablecida para cada dispositivo y selecciona el
que podrá usar el bus.
• Cada dispositivo solicita el bus mediante la línea “Solicitud de bus”.
• Cuando el árbitro o controlador de bus recibe una petición o solicitud de uso del bus, empieza a contar y generar en una
secuencia preestablecida las direcciones de los dispositivos y cuando alguno de estos reconoce su dirección luego de
haber solicitado el bus, entonces activa la señal de “Bus ocupado”, utiliza el bus y el árbitro detiene la cuenta hasta que
termine su transmisión y desactive la señal de “Bus ocupado”.
• Si se producen nuevas solicitudes, la cuenta comenzara desde cero o a partir del ultimo dispositivo atendido.
21. 21
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Política de arbitraje
Polling semidistribuido
• Cada dispositivo dispone de un contador individual cuya cuenta funciona con los pulsos de reloj de un oscilador o reloj
global y común a todos.
• Cuando un dispositivo que ha solicitado el bus, en la cuenta de su contador alcanza su dirección, inhibe o bloquea el reloj
activando la línea de “Bus ocupado” y cuando este finaliza su transmisión, entonces la desactiva, continuando el
funcionamiento del reloj y por ende la cuenta en base a un algoritmo de prioridad rotativa.
22. 22
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Ciclo de un bus
Conjunto de etapas requeridas de parte de un componente para
utilizar el bus del sistema.
• Obtener el uso del bus.
• Transferir la petición al otro módulo mediante
las líneas de control y dirección apropiadas.
• Esperar a que el segundo módulo envíe el
dato.
• Obtener el uso del bus
• Transferir el dato a través del bus
23. 23
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Interfase
I / O
Dispositivos
Entrada
Dispositivos
Salida
CPU
RAM
Puertos
I / O
BC
ROM
BC
DD HD
DVD CD BC
uP
Bus de
control
(BC)
bus datos
bus direcciones
BC
Reloj
(ck)
Memoria
Diagrama en bloques de la computadora
24. 24
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Conexión
Bus de la CPU o FSB (front-side
bus). Es el que comunica el
micro con el chipset principal
(north bridge).
Bus de expansión o
ampliación. Son los que unen
las ranuras de expansión con el
chipset sur (ISA, PCI, AGP).
Bus de periféricos. Son los que
permiten la comunicación
entre el micro y los distintos
periféricos (SCSI, USB,
FIREWIRE).
Estos buses están controlados por chip que
vigilan y sincronizan el buen funcionamiento
de las transmisiones, evitando en lo posible
el cuello de botella, a estos circuitos se les
llama “controladores de bus”.
Dispositivos
rápidos
Dispositivos
lentos
25. 25
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Bootstrap
Bootstrap is the process of loading a set of instructions when a computer is first turned
on or booted –boot or IPL (Initial Progam Load).
As soon as the computer is turned on, the basic input-output system (BIOS) on your
system's read-only memory (ROM) chip is "woken up" and takes charge.
BIOS first does a power-on self test (POST) to make sure all the computer's components
are operational. Runs before the computer's video card is activated.
Having identified the drive where boot files are located, BIOS next looks at the first
sector (a 512-byte area) and copies information from it (Master Boot Record) into
specific locations in RAM.
http://www.techopedia.com/definition/3328/bootstrap
http://whatis.techtarget.com/definition/POST-Power-On-Self-Test
http://duartes.org/gustavo/blog/post/how-computers-boot-up/
26. 26
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Bootstrap
The bootloader or bootstrap program is then loaded to initialize the OS (put OS into
memory):
GNU grand unified bootloader (GRUB)
NT Loader (NTLDR)
Linux Loader (LILO)
Network interface controller (NIC): Uses a bootloader that supports booting from a network
interface such as Etherboot or pre-boot execution environment (PXE) -an industry standard
client/server interface that allows networked computers that are not yet loaded with an
operating system to be configured and booted remotely by an administrator
27. 27
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Interruptores
Prácticamente todos los computadores disponen de un mecanismos
mediante el que otros módulos (E/S, memoria) pueden interrumpir el
procesamiento normal de la CPU. Las clases de interrupciones más
comunes son:
Programa: Generados por alguna condición que se produce como
resultado de la ejecución de una instrucción, tal como desbordamiento
aritmético (overflow), división por cero, intento de ejecutar una
instrucción maquina inexistente, e intento de acceder fuera del espacio
de memoria.
Temporización: Generadas por un temporizador interno al procesador.
Esto permite al sistema operativo realizar ciertas funciones de manera
regular.
E/S: Generadas por un controlador de E/S, para indicar la finalización sin
problemas de una operación para avisar de ciertas condiciones de error.
Fallo de Hardware: Generadas por un fallo tal como la falta de potencia
de alimentación o un error de paridad en la memoria.
Fuente: Luis Alberto Sota Orellana
28. 28
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Petición de interrupción IRQ ("Interrupt Request")
El "modus operandi" es como sigue: Cuando se recibe la petición de
interrupción, el procesador termina la instrucción que está ejecutando; guarda
el contenido de los registros; deshabilita el sistema de interrupciones; ejecuta
el "servicio", y vuelve a su punto de ejecución. El servicio suele terminar con
una instrucción ("Interrupt Return") que restituye el contenido de los registros
y vuelve a habilitar el sistema de interrupciones. Para su gestión existen tres
tipos de elementos de soporte:
Ciertas líneas específicas (IRQ's) en el bus de control
El controlador de interrupciones (PIC). Un procesador específico que realiza cierta
elaboración previa de las peticiones antes de entregar la señal a la CPU.
Ciertas patillas específicas en el procesador.
El resumen del proceso es como sigue: Un periférico, tarjeta o dispositivo
necesita atención; a tal efecto pone en tensión baja una de las líneas IRQ del
bus de control (que le había sido asignada). La señal es recogida por el PIC,
que la procesa, la clasifica, y envía una señal a una de las patillas del
procesador. A continuación el procesador se da por notificado y pregunta que
tipo de excepción debe atender. Como respuesta, PIC asigna un número de
servicio (0-256) en forma de un octeto que es colocado en el bus de datos, con
lo que estamos en el punto inicial del proceso.
29. 29
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Líneas de petición de interrupción
30. 30
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Nivel de prioridad
El PIC dispone de 16 niveles de prioridad, numerados del 0 al 15, de forma
que los de número más bajo se atienden antes que los de número más
alto. La asignación a cada nivel es como sigue:
Como puede verse, la prioridad más alta se asigna a las interrupciones no
enmascarables (NMI ) para el control interno. A continuación se atienden
IRQ0 e IRQ1; asignadas como hemos visto al cronómetro del sistema y
al teclado (el cronómetro no puede ser interrumpido por nadie porque
perdería la hora). Después se atienden las peticiones IRQ8 a IRQ15 del
controlador esclavo, que hereda la prioridad de IRQ2 de la que está
colgado (en realidad no existe IRQ2). A continuación se atienden las
IRQ3 a IRQ7. Las peticiones de prioridad más baja son las del
controlador estándar de disquetes (IRQ6) y las del puerto de impresora
LPT1 (IRQ7).
31. 31
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Bus ISA -Industry Standard Architecture
32. 32
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Bus PCI -Peripheral Components Interconnect
33. 33
Mg, Ing. Jack Daniel Cáceres Meza, PMP
ARQUITECTURA PCI
32-Bits PCI Bus Conenectors
64-Bits PCI Bus Conenectors
32-Bits PCI Card 64-Bits PCI Card
32-Bits PCI Card 64-Bits PCI Card
38. 38
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Gráficos
Bus de expansión
Interfaz con
el bus de
expansión
VídeoP1394SCSI LAN
Bus del sistema
Bus de alta velocidad
Bus local Cache/
AdaptadorProcesador
Memoria
principal
FAX
Modem
Serie
Arquitectura de altas prestaciones
39. 39
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Procesador/
cache
SCSI
Bus de sistemas
Procesador/
cache
DRAM
Controlador
de memoria
Adaptador al
bus de expansión
Adaptador
al bus
de expansión
Bus PCI
SCSI LAN LAN
Adaptador
PCI a PCI
Adaptador al
anfitrión (HOST)
Bus PCI
Adaptador
al bus
de expansión
Sistema servidor típico
40. 40
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Procesador
Adaptador/
controlador
de memoria
cache
DRAM
Dispositivos
E / S básicos
SCSI
Imágenes
en
movimientoAudio
GráficosAdaptador
del bus
de expansión
Bus de expansión
LAN
Sistema típico de sobremesa
Bus PCI
41. 41
Mg, Ing. Jack Daniel Cáceres Meza, PMP
VELOCIDADES DE BUS
Ancho
(bits)
Clock
(MHz)
Velocidad de Bus
(Mbytes/seg)
Bus
ISA 8 bits 8 5.3 5.3
ISA 16 bits 16 8.33 8.33
EISA 32 8.33 33.3
VLB 32 33 133.3
PCI v 2.0 32 33 133.3
PCI v 2.1 64 66 533.3
AGP 32 66 266.6
AGP (x2) 32 66x2 533.3
AGP (x4) 32 66x4 1066.6
42. 42
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Ejercicio
La frecuencia del reloj del bus de la figura es de 100 MHz.
a) ¿Cuál es el ancho de banda de este bus?
b) ¿Cuánto tiempo se necesita para transferir un fichero de 100 MB?
c) Queremos instalar en este sistema una memoria con un tiempo de
respuesta de 50 ns. ¿Tendremos algún problema? En tal caso, ¿qué
solución propones?
43. 43
Mg, Ing. Jack Daniel Cáceres Meza, PMP
Ejercicio
Se tiene un procesador que cuenta con una frecuencia de reloj de 4
GHz y que es alimentado con una tensión nominal de 1.2 V. Se está
evaluando reemplazar ese procesador por uno de doble núcleo, en el
que cada núcleo es alimentado con una tensión de 0.9 V, y tiene una
frecuencia de reloj de 2.4 GHz.
a) Si el área ocupada por el procesador de doble núcleo es el doble de la
ocupada por el procesador de un solo núcleo, calcule cuánto será el
consumo de potencia del dual-core en función del procesador unicore.
b) Suponiendo una aceleración lineal, calcule cuánto más rápida se ejecutará
una determinada tarea en el procesador con dos núcleos.
c) En función de las variaciones de consumo y de performance, indique si
conviene o no reemplazar el procesador original por el de doble núcleo.
La potencia disipada es proporcional a la frecuencia y al cuadrado de la tensión:
P = k * f * (V)2
44. Mg. Ing. Jack Daniel Cáceres Meza, PMP
jack_caceres@hotmail.com
Gracias por su atención
¿Preguntas?
Mg. Ing. Jack Daniel Cáceres Meza, PMP
jack_caceres@hotmail.com