Este documento describe los pasos para simular circuitos MSI (circuitos integrados de escala media) como comparadores, multiplexores y decodificadores en el software Quartus II. Explica cómo crear un proyecto nuevo, agregar archivos de bloque y forma de onda, y realizar una simulación funcional para ver las señales de salida. El taller consiste en simular tres circuitos MSI siguiendo estos pasos.
Este guia es una guia de aprendizaje del Sena de un curso de lenguage y programacion, el cual tiene como objetivo ampliar los conocimientos de los aprendices
Al sumar, restar, multiplicar, dividir o elevar al cuadrado cantidades físicas, la incertidumbre se propaga dando como resultado incertidumbres porcentuales mayores, ¿qué pasará al sacar raíz?
✅ Este GateWay será el centralizador de una red de sensores que permitirán monitorear y almacenar variables de interés, con la capacidad de mejorar los distintos sectores productivos del país.
✅ Maquinas Secuenciales Síncronas, conversión de un FF-D en un FF-JK., circuito secuencial con registro universal, VHDL de un sistema digital con modulos MSI.
⭐⭐⭐⭐⭐ Tema Lección Segundo Parcial (2do Parcial)Victor Asanza
✅ El siguiente Sistema de Cálculo de Frecuencia, permite determinar el número de veces que se repiten los números ingresados en una memoria RAM de 256 espacios de memoria, estos números serán ingresados por un teclado numérico y se encuentra en el rango de 0 a 9. Al finalizar el cálculo, el sistema mostrará cada uno de los 9 números con su respectiva frecuencia con un retardo de 5 segundos entre cada resultado.
⭐⭐⭐⭐⭐ PRÁCTICA: RESOLUCIÓN DE CIRCUITOS COMBINATORIALES CON VHDLVictor Asanza
Para escribir un archivo.vhd debemos tener en cuenta las siguientes consideraciones:
✅ 1. Primero debemos declarar las bibliotecas que se usarán en el programa.
✅ 2. Luego se define la en la entidad, donde detallamos las señales que entran o salen del sistema (modo de la señal) y el tipo de dato de cada una de ellas. En la entidad no nos interesa saber el funcionamiento del sistema, por ello se dice que es una descripción de una caja negra donde constan las entradas y salidas.....
⭐⭐⭐⭐⭐ Lecciones Segundo Parcial (2do Parcial)Victor Asanza
✅ Realizar el diseño de un SISTEMA QUE CALCULA EL PERÍMETRO DE UN POLÍGONO IRREGULAR DE 5 LADOS. El sistema tiene cargado en memoria RAM los 5 puntos del polígono. Cada punto tiene dos coordenadas [X, Y] las mismas que están representadas en un byte, donde para X son los 4 bits más significativos [7-4] y para Y los 4 bits menos significativos [3-0].
⭐⭐⭐⭐⭐ PRÁCTICA: ANÁLISIS DE CIRCUITOS COMBINATORIALESVictor Asanza
✅ Como hemos visto, la tabla de la verdad detalla el comportamiento de las salidas frente a todas las combinaciones de las entradas de cualquier función lógica o circuito circuito digital. Por tanto, si nos dan el circuito electrónico ya diseñado y si necesitemos obtener su tabla de la verdad para comprender su funcionamiento.
✅ Tema 2 (15P): Dado el siguiente diagrama VHDL de un sistema digital, obtenga el diagrama esquemático completo (15p).
✅ Tema 3 (15P):
Diseñar un Maquina Secuencial Asíncrona (MSA) que hace el trabajo de un decodificador de entradas (CLK, T) y salidas (X, N). Este decodificador al trabajar en conjunto con una celda Binaria hace la función de un Flip-Flop tipo T (Inversor).
Este guia es una guia de aprendizaje del Sena de un curso de lenguage y programacion, el cual tiene como objetivo ampliar los conocimientos de los aprendices
Al sumar, restar, multiplicar, dividir o elevar al cuadrado cantidades físicas, la incertidumbre se propaga dando como resultado incertidumbres porcentuales mayores, ¿qué pasará al sacar raíz?
✅ Este GateWay será el centralizador de una red de sensores que permitirán monitorear y almacenar variables de interés, con la capacidad de mejorar los distintos sectores productivos del país.
✅ Maquinas Secuenciales Síncronas, conversión de un FF-D en un FF-JK., circuito secuencial con registro universal, VHDL de un sistema digital con modulos MSI.
⭐⭐⭐⭐⭐ Tema Lección Segundo Parcial (2do Parcial)Victor Asanza
✅ El siguiente Sistema de Cálculo de Frecuencia, permite determinar el número de veces que se repiten los números ingresados en una memoria RAM de 256 espacios de memoria, estos números serán ingresados por un teclado numérico y se encuentra en el rango de 0 a 9. Al finalizar el cálculo, el sistema mostrará cada uno de los 9 números con su respectiva frecuencia con un retardo de 5 segundos entre cada resultado.
⭐⭐⭐⭐⭐ PRÁCTICA: RESOLUCIÓN DE CIRCUITOS COMBINATORIALES CON VHDLVictor Asanza
Para escribir un archivo.vhd debemos tener en cuenta las siguientes consideraciones:
✅ 1. Primero debemos declarar las bibliotecas que se usarán en el programa.
✅ 2. Luego se define la en la entidad, donde detallamos las señales que entran o salen del sistema (modo de la señal) y el tipo de dato de cada una de ellas. En la entidad no nos interesa saber el funcionamiento del sistema, por ello se dice que es una descripción de una caja negra donde constan las entradas y salidas.....
⭐⭐⭐⭐⭐ Lecciones Segundo Parcial (2do Parcial)Victor Asanza
✅ Realizar el diseño de un SISTEMA QUE CALCULA EL PERÍMETRO DE UN POLÍGONO IRREGULAR DE 5 LADOS. El sistema tiene cargado en memoria RAM los 5 puntos del polígono. Cada punto tiene dos coordenadas [X, Y] las mismas que están representadas en un byte, donde para X son los 4 bits más significativos [7-4] y para Y los 4 bits menos significativos [3-0].
⭐⭐⭐⭐⭐ PRÁCTICA: ANÁLISIS DE CIRCUITOS COMBINATORIALESVictor Asanza
✅ Como hemos visto, la tabla de la verdad detalla el comportamiento de las salidas frente a todas las combinaciones de las entradas de cualquier función lógica o circuito circuito digital. Por tanto, si nos dan el circuito electrónico ya diseñado y si necesitemos obtener su tabla de la verdad para comprender su funcionamiento.
✅ Tema 2 (15P): Dado el siguiente diagrama VHDL de un sistema digital, obtenga el diagrama esquemático completo (15p).
✅ Tema 3 (15P):
Diseñar un Maquina Secuencial Asíncrona (MSA) que hace el trabajo de un decodificador de entradas (CLK, T) y salidas (X, N). Este decodificador al trabajar en conjunto con una celda Binaria hace la función de un Flip-Flop tipo T (Inversor).
⭐⭐⭐⭐⭐ Presentation of the article Clustering of EEG Occipital Signals using K...Victor Asanza
✅ Recent studies show that it is feasible to use electrical signals from Electro-encephalography (EEG) to control devices or prostheses, these signals are provided by the body and can be measured on the scalp to determine the intent of the person when it is observing a visual stimulus frequency range detectable by the human eye.
✅ This group of signals are very susceptible to noise due to voltage levels that are able to acquire.
✅ Therefore, in this work we propose a statistical analysis of the distribution of normal EEG signals in order to determine the need of a pre-processing to remove noise components from electrical grids or other possible sources.
✅ This preprocessing includes the design and use of a filter that will eliminate any signal component that is not in the operating frequency range of the EEG occipital area of the brain.
✅ Finally, we will proceed to use the k-means algorithm to cluster with signals according to their frequency and temporal characteristics.
Programacion grafica simulab programa .pptxefiallos30
SIMULINK es una toolbox especial de MATLAB que sirve para simular el comportamiento de los sistemas dinámicos. Puede simular sistemas lineales y no lineales, modelos en tiempo continuo y tiempo discreto y sistemas híbridos. Es un entorno gráfico en el cual el modelo a simular se construye clicando y arrastrando los diferentes bloques que lo constituyen.
⭐⭐⭐⭐⭐ Device Free Indoor Localization in the 28 GHz band based on machine lea...Victor Asanza
By exploiting the received power change in a communication link produced by the presence of a human body in an otherwise empty room, this work evaluates indoor free device localization methods in the 28 GHz band using machine learning techniques. For this objective, a database is built using results from ray tracing simulations of a system comprised of 4 receivers and up to 2 transmitters, while a person is standing within the room. Transmitters are equipped with uniform linear arrays that switch their main beams sequentially at 21 angles, whereas the receivers operate with omnidirectional antennas. Statistical localization error reduction of at least 16% over a global-based classification technique can be obtained through the combination of two independent classifiers using one transmitter and a reduction of at least 19% for 2 transmitters. An additional improvement is achieved by combining each independent classifier with a regression algorithm. Results also suggest that the number of examples per class and size of the blocks (strips) in which the study area is partitioned play a role in the localization error.
La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma:
1. La MSS luego de ser reiniciado empieza en el estado inicial.
2. El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará el ingreso de datos.
3. El ingreso de datos se lo hará presentando un byte en la entrada Datos, presionando y soltando la tecla Load (el usuario deberá realizar este paso tres veces, uno por cada registro).
4. Luego de ingresar los 3 datos, el usuario deberá presionar y soltar la tecla Find. Esta señal es la que le indica a la MSS del Sistema Digital, que es momento de realizar la búsqueda del valor máximo y mínimo.
5. Una vez finalizado el proceso de búsqueda de los valores máximo y mínimo, se activará la salida Done. El valor máximo se guardará en el RegistroMax y se presentará en su salida Qmax, por otro lado, el valor mínimo se guardará en el RegistroMin y se presentará en su salida Qmin.
6. La señal Done, las salidas Qmax y Qmin se presentarán hasta que el usuario presione y suelte la tecla Start una vez, luego de lo cual la MSS regresará al estado inicial.
Researcher in fields like Digital Systems Design based on FPGA, Embedded Systems, Open-Source Hardware, Artificial Intelligence and Biomedical Signal Processing with a major research interest in Brain-Computer Interface.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Trilateration-based Indoor Location using Supervised Learning AlgorithmsVictor Asanza
The indoor positioning system (IPS) has a wide range of applications, due to the advantages it has over Global Positioning Systems (GPS) in indoor environments. Due to the biosecurity measures established by the World Health Organization (WHO), where the social distancing is provided, being stricter in indoor environments. This work proposes the design of a positioning system based on trilateration. The main objective is to predict the positioning in both the ‘x’ and ‘y’ axis in an area of 8 square meters. For this purpose, 3 Access Points (AP) and a Mobile Device (DM), which works as a raster, have been used. The Received Signal Strength Indication (RSSI) values measured at each AP are the variables used in regression algorithms that predict the x and y position. In this work, 24 regression algorithms have been evaluated, of which the lowest errors obtained are 70.322 [cm] and 30.1508 [cm], for the x and y axes, respectively.
Published in: 2022 International Conference on Applied Electronics (AE)
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Learning-based Energy Consumption PredictionVictor Asanza
✅ Published in: https://doi.org/10.1016/j.procs.2022.07.035
As more people send information to the cloud-fog infrastructure, this brings many problems to the management of computer energy consumption. Therefore, energy consumption management of servers, fog devices and cloud computing platform should be investigated to comply with the Green IT requirement. In this paper, we propose an energy consumption prediction model consisting of several components such as hardware design, data pre-processing, characteristics extraction and selection. Our main goal is to develop a non-invasive meter based on a network of sensors that includes a microcontroller, the MQTT communication protocol and the energy measurement module. This meter measures voltage, current, power, frequency, energy and power factor while a dashboard is used to present the energy measurements in real-time. In particular, we perform measurements using a workstation that has similar characteristics to the servers of a Datacenter locate at the Information Technology Center in ESPOL,
which currently provide this type of services in Ecuador. For convenience, we evaluated different linear regression models to select the best one and to predict future energy consumption based on the several measurements from the workstation during several hours which enables the consumer to optimize and to reduce the maintenance costs of the IT equipment. The supervised machine learning algorithms presented in this work allow us to predict the energy consumption by hours and by days.
⭐ The matlab code used for data processing are available in: https://github.com/vasanza/Matlab_Code/tree/EnergyConsumptionPredictionDatacenter
⭐ The dataset used for data processing are available in:https://ieee-dataport.org/open-access/data-server-energy-consumption-dataset
✅ Read more related topics:
https://vasanza.blogspot.com/
This project analyses the optimal parameters for the shrimp farming, trying to help the aquaculture of Ecuador, using a cyberphysical system, which includes temperature, salinity, dissolved oxygen, and pH sensors to monitor the water conditions and an embedded system to control it using an XBee andATMega328p microcontrollers to remotely activate and deactivate aerators to maintain the quality of each pool in neat conditions.
⭐⭐⭐⭐⭐Classification of Subjects with Parkinson's Disease using Finger Tapping...Victor Asanza
La enfermedad de Parkinson es el segundo trastorno neurodegenerativo más común y afecta a más de 7 millones de personas en todo el mundo. En este trabajo, clasificamos a los sujetos con la enfermedad de Parkinson utilizando datos de la pulsación de los dedos en un teclado. Utilizamos una base de datos gratuita de Physionet con más de 9 millones de registros, preprocesada para eliminar los datos atípicos. En la etapa de extracción de características, obtuvimos 48 características. Utilizamos Google Colaboratory para entrenar, validar y probar nueve algoritmos de aprendizaje supervisado que detectan la enfermedad. Como resultado, conseguimos un grado de precisión superior al 98 %.
Examen 1er parcial que incluye temas de los capítulos:
Capítulo 1, historia de los sistemas IoT y sistemas ciberfísicos.
Capítulo 2, tipos de arquitecturas incluyendo las multiprocessor y multicore.
Capítulo 3, donde se estudia las memorias FLASH, RAM, EEPROM.
Capítulo 4, registros de configuraciones del ADC, PWM, comunicacion serial, I2C y SPI.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ CHARLA #PUCESE Arduino Week: Hardware de Código Abierto TSC-LAB Victor Asanza
✅ #PUCESE, organizó el webinar: "ARDUINO WEEK 2022 PUCESE"
✅ Arduino Week PUCE Esmeraldas- Charla con Expertos
➡️ This is an initiative developed by FIEC-ESPOL professors. Temperature and Speed Control Lab (TSC-LAB) is an open-source hardware development.
➡️ Topics
1- Introducción
2- Hardware de Código Abierto
3- Temperature and Speed Control Lab (TSC-LAB)
4- Códigos de ejemplo
5- Datasets
6- Publicaciones científicas
7- Proyectos
8- Cursos
⭐ Para más contenido visita nuestro blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ #BCI System using a Novel Processing Technique Based on Electrodes Sele...Victor Asanza
This work proposes an end-to-end model architecture, from feature extraction to classification using an Artificial Neural Network. The feature extraction process starts from an initial set of signals acquired by electrodes of a Brain-Computer Interface (BCI). The proposed architecture includes the design and implementation of a functional six Degree-of-Freedom (DOF) prosthetic hand. A Field Programmable Gate Array (FPGA) translates electroencephalography (EEG) signals into movements in the prosthesis. We also propose a new technique for selecting and grouping electrodes, which is related to the motor intentions of the subject. We analyzed and predicted two imaginary motor-intention tasks: opening and closing both fists and flexing and extending both feet. The model implemented with the proposed architecture showed an accuracy of 93.7% and a classification time of 8.8y«s for the FPGA. These results present the feasibility to carry out BCI using machine learning techniques implemented in a FPGA card.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2...Victor Asanza
Problema 1A: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta.
Problema 2: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta.
Problema 3: (25%) Se desea diseñar un Sistemas Digital que capaz de controlar dos actuadores tipo bomba (A y B) en función del nivel de agua presente en un tanque. Este nivel de agua se monitorea con dos sensores (S0 y S1). El Sistemas Digital se muestra en la siguiente gráfica.
Problema 5: (15%): Dado el siguiente circuito digital, primero obtener la expresión resultante y luego seleccionar el mapa que corresponde al funcionamiento de dicha expresión.
Problema 6: (15%): Dado el siguiente circuito, encontrar la expresión booleana que define el comportamiento de la señal de salida F sin minimizar, luego reducir la expresión booleana usando mapas de Karnaugh (A, B, C, D) agrupando unos.
Problema 7: (20%). En la siguiente gráfica se puede observar el registro de un electrodo de Electromiografía (EMG) durante la ejecución de una tarea motora en extremidad superior. La señal EMG tiene una amplitud en el orden de los microvoltio - milivoltios y es susceptible a ruido debido a la adherencia del electrodo utilizado, frecuencia cardiaca, red eléctrica, tejido adiposo, etc. Como se muestra en la Fig. 1 el análisis post adquisición en el dominio de la frecuencia de la señal EMG indica que existe ruido de baja frecuencia menores a 5Hz debido a ruidos relacionados a movimientos relativos y en 50 Hz debido a la red eléctrica. Las señales EMG tienen información en el rango de 7 a 20Hz, por lo cual se sugiere diseñar un filtro RC paso banda que permita eliminar el ruido de la señal EMG.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Problema #1 (50%) Dado el siguiente diagrama de un microprocesador genérico de 32 bits por instrucción de hasta 1023 instrucciones visto completamente en clase, que utiliza datos almacenados en memoria RAM (Register Files), como se muestra a continuación.
Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de Instrucciones de un microprocesador son ciertas?
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas?
Problema #4: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de datos (Register File) son ciertas?
Problema #5: (20%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Performance Comparison of Database Server based on #SoC #FPGA and #ARM ...Victor Asanza
New emerging storage technologies have a great application for IoT systems. Running database servers on development boards, such as Raspberry or FPGA, has a great impact on effective performance when using large amounts of data while serving requests from many clients at the same time. In this paper, we designed and implemented an embedded system to monitor the access of a database using MySql database server installed on Linux in a standard FPGA DE10 with HPS resources. The database is designed to keep the information of an IoT system in charge of monitoring and controlling the temperature inside greenhouses. For comparison purposes, we carried out a performance analysis of the database service running on the FPGA and in a Raspberry Pi 4 B to determine the efficiency of the database server in both development cards. The performance metrics analyzed were response time, memory and CPU usage taking into account scenarios with one or more requests from clients simultaneously.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma:
1. La MSS luego de ser reiniciado empieza en el estado inicial.
2. El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará el ingreso de datos.
3. El ingreso de datos se lo hará presentando un byte en la entrada Datos, presionando y soltando la tecla Load (el usuario deberá realizar este paso tres veces, uno por cada registro).
4. Luego de ingresar los 3 datos, el usuario deberá presionar y soltar la tecla Find. Esta señal es la que le indica a la MSS del Sistema Digital, que es momento de realizar la búsqueda del valor máximo y mínimo.
5. Una vez finalizado el proceso de búsqueda de los valores máximo y mínimo, se activará la salida Done. El valor máximo se guardará en el RegistroMax y se presentará en su salida Qmax, por otro lado, el valor mínimo se guardará en el RegistroMin y se presentará en su salida Qmin.
6. La señal Done, las salidas Qmax y Qmin se presentarán hasta que el usuario presione y suelte la tecla Start una vez, luego de lo cual la MSS regresará al estado inicial.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Charla FIEC: #SSVEP_EEG Signal Classification based on #Emotiv EPOC #BC...Victor Asanza
Este trabajo presenta el diseño experimental para el registro de señales de electroencefalografía (EEG) en 20 sujetos sometidos a potenciales evocados visualmente en estado estable (SSVEP). Además, la implementación de un sistema de clasificación basado en las señales SSVEP-EEG de la región occipital del cerebro obtenidas con el dispositivo Emotiv EPOC.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ #FPGA Based Meteorological Monitoring StationVictor Asanza
In this paper, we propose to implement a meteorological monitoring station using embedded systems. This model is possible thanks to different sensors that enable us to measure several environmental parameters, such as i) relative humidity, ii) average ambient temperature, iii) soil humidity, iv) rain occurrence, and v) light intensity. The proposed system is based on a field-programmable gate array device (FPGA). The proposed design aims at ensuring highresolution data acquisition and at predicting samples with precision and accuracy in real-time. To present the collected data, we develop also a web application with a simple and friendly user interface.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SSVEP-EEG Signal Classification based on Emotiv EPOC BCI and Raspberry PiVictor Asanza
This work presents the experimental design for recording Electroencephalography (EEG) signals in 20 test subjects submitted to Steady-state visually evoked potential (SSVEP). The stimuli were performed with frequencies of 7, 9, 11 and 13 Hz. Furthermore, the implementation of a classification system based on SSVEP-EEG signals from the occipital region of the brain obtained with the Emotiv EPOC device is presented. These data were used to train algorithms based on artificial intelligence in a Raspberry Pi 4 Model B. Finally, this work demonstrates the possibility of classifying with times of up to 1.8 ms in embedded systems with low computational capacity.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2do ...Victor Asanza
Problema #1,2,3: (10%) El siguiente circuito es de un filtro paso banda. Los datos del circuito son los siguientes, R1 = 1K[Ω] y R2 = 1K[Ω]. ¿cuáles de las siguientes afirmaciones son correctas?
Problema #4,5,6: (10%) El siguiente bloque convertidor analógico digital (ADC) de 8 bits de resolución, se tiene un voltaje de referencia de 5Vcc. ¿cuáles de las siguientes afirmaciones son correctas?
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Problema #1 (x%). El siguiente es un Sistema Digital que tiene las señales ‘A’,’ B’, ‘C’ y ‘D’ como entradas de un bit; por otro lado, la señal ‘Y’ es una salida de un bit tal como se muestra en la siguiente imagen:
El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL:
Código GitHub:
https://github.com/vasanza/MSI-VHDL/blob/2021PAO1/ExamenParcial/ExamSD1_1.vhd
Realizar los siguientes desarrollos:
a) Usando mapas de karnaught y agrupamiento de minterms (SOP), simplificar la expresión booleana hasta obtener su minima expresión (x/2 %).
b) Utilizando puertas lógicas, graficar el circuito que represente a la ecuación simplificada en el literal anterior (x/2 %).
Problema #2 (x%). El siguiente es un Sistema Digital que tiene las señales ‘A’ y ‘B’ como entradas de dos bits; por otro lado, la señal ‘Y’ es una salida de dos bits tal como se muestra en la siguiente imagen:
El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL:
Código GitHub:
https://github.com/vasanza/MSI-VHDL/blob/2021PAO1/ExamenParcial/ExamSD1_2.vhd
Realizar los siguientes desarrollos:
a) Usando mapas de karnaught y agrupamiento de minterms (SOP), simplificar la expresión booleana hasta obtener su minima expresión de Y(1) = f(A(1),A(0),B(1),B(0)) y Y(0) = f(A(1),A(0),B(1),B(0)) (x/2 %).
b) Indicar con sus propias palabras el funcioamiento que realiza el sistemas digital propuesto (x/2 %).
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Propuesta 1: BÚSQUEDA DE DATOS
Propuesta 2-3: ORDENAMIENTO DE DATOS
Propuesta 4: Microprocessor Architecture.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Un libro sin recetas, para la maestra y el maestro Fase 3.pdfsandradianelly
Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestra y el maestro Fase 3Un libro sin recetas, para la maestr
3° UNIDAD 3 CUIDAMOS EL AMBIENTE RECICLANDO EN FAMILIA 933623393 PROF YESSENI...
⭐⭐⭐⭐⭐ PRACTICA: SIMULACIÓN DE CIRCUITOS MSI EN QUARTUS
1. vasanza
SISTEMAS DIGITALES I
ACTIVIDAD: SIMULACIÓN DE CIRCUITOS MSI EN
QUARTUS
CAPÍTULO DEL CURSO: CIRCUITOS INTEGRADOS MSI Y SUS APLICACIONES
EN EL DISEÑO LÓGICO COMBINATORIAL
OBJETIVOS DE APRENDIZAJE:
• Analizar el funcionamiento de los circuitos MSI básicos.
• Aplicar conceptos de simulación en Quartus con los circuitos MSI.
DURACIÓN: 120 minutos
MATERIALES Y HERRAMIENTAS:
- Circuitos MSI estudiados en las sesiones de clase.
- Quartus II.
MARCO TEÓRICO:
Pasos para realizar simulación en Quartus II
Para realizar una simulación debemos tener en cuenta las siguientes
consideraciones:
1. Primero debemos crear un nuevo proyecto.
2. vasanza
2. En la ventana del Wizard, damos click en Next.
3. En la siguiente ventana del wizard, seleccionados la dirección donde guardaremos
los archivos del proyecto. Luego damos click en Next.
3. vasanza
4. En la siguiente ventana, el tipo de proyecto que estamos creando deberá ser Empty
Project. Luego damos click en Next.
5. La siguiente ventana del wizard nos permite agregar archivos previamente creados
a nuestro proyecto, de momento no agregaremos ninguno. Luego damos click en
Next.
4. vasanza
6. En la siguiente ventana del wizard seleccionamos el dispositivo usado para hacer
las simulaciones, de momento podemos seleccionar cualquiera. Luego damos click
en next.
7. En la siguiente ventana se mostrará un resumen de las configuraciones con las
que se crearon el proyecto, luego damos click en Finish.
5. vasanza
8. Ahora agregamos un nuevo archivo al proyecto.
9. Para hacer la simulación de los chips TTL MSI vistos en clase usaremos el archivo
BDF (Block Diagram / Schematic File).
10.El archivo BDF es una hoja en blanco donde agregaremos símbolos que
representan circuitos MSI, para este fin daremos doble click en cualquier lugar de
este archivo en blanco para abrir la siguiente ventana donde buscaremos el
símbolo a ser usado.
6. vasanza
11.Una vez agregado el símbolo en el archivo BDF, generamos los tags de conexión
para todos los pines del símbolo de forma automática como se muestra en la
siguiente figura.
12.El archivo BDF deberá contener el símbolo del chip MSI con tags en cada uno de
sus pines.
7. vasanza
13.Antes de continuar deberá grabar el archivo BDF.
14.Para compilar el archivo BDF debemos ir al Proyect Navigator y setear el archivo
actual como Top-Level Entity.
15.El compilador permite verificar errores de conexión en el BDF, para ello vamos a
Processing y damos click en Start Compilation.
8. vasanza
16.La venta de mensajes al final de la compilación exitosa mostrará el siguiente
resultado.
17.Para generar la simulación de formas de onda, debemos agregar al proyecto actual
un archivo VWF (Vector Waveform File).
9. vasanza
18.El archivo VWF luce como la imagen a continuación. Aquí debemos agregar los
nodos que serán usados en el a simulación, para ello debemos dar click derecho
en el lado izquierdo para seleccionar Inset node or Bus…
19.La venta para agregar los Nodos o Buses es la que se muestra a continuación,
aquí debemos seleccionar Node Finder.
20.En la ventana del Node Finder, debemos dar click en List.
10. vasanza
21.Ahora deberán estar todos los nodos encontrados en el archivo BDF.
22.Para esta simulación usaremos todos los nodos encontrados, así que con la doble
flecha a la derecha seleccionamos todos los nodos.
11. vasanza
23.El archivo VWF deberá mostrar en el lado izquierdo todos los pines que usaremos
para generar la simulación de formas de onda.
24.Las entradas y salidas que agrupadas mejoren el entendimiento de su
funcionamiento pueden cambiadas a una representación vectorial, para lo cual
primero las seleccionamos y damos click derecho para seleccionar en Grouping /
Group.
12. vasanza
25.La ventana Group nos pedirá ingresar un nombre al nuevo vector creado.
26.Las entradas pueden ser modificadas de forma manual para la simulación o
pueden ser generadas de forma aleatoria, para este fin vamos a la barra de
herramientas y damos click en el botón .
13. vasanza
27.La ventana Random Values nos permite seleccionar el intervalo de los valores
generados. Por esta vez seleccionamos Every Grid Interval.
28.Una vez que el archivo VWF tiene valores en todas las entradas y luce como la
siguiente figura, estamos listos para realizar la simulación.
14. vasanza
29.Finalmente para generar las formas de onda de las señales de salida, tenemos
que ir a la pestaña Simulation y seleccionar Run Functional Simulation.
15. vasanza
DESCRIPCIÓN DEL TALLER
1. Realizar los pasos anteriores con el comparador 7485.
2. Realizar los pasos anteriores con el multiplexor 74151.
3. Realizar los pasos anteriores con el decoder 74138.
16. vasanza
Bibliografía:
[1]. Fundamentos de Lógica Digital, Stephen Brown & Zvonco Vranesic, Segunda
Edición, Mc.Graw Hill, 2009.
[2]. Sistemas Digitales: Principios y Aplicaciones, Ronald Tocci, Octava Edición,
Prentice Hall, 2003.
[3]. Análisis y Diseño de Circuitos Lógicos Digitales, Víctor Nelson, Troy Nagle, Bill
Carroll, David Irwin, Primera Edición, Prentice Hall, 2000.
[4]. Digital Design with RTL Design, Verilog and VHDL, Frank Vahid, Second Edition,
John Wiley and Sons, 2010.