Comunidades Virtuales de Aprendizaje Caracteristicas.pptx
Familias logicas
1. Instituto Tecnológico de Matamoros
UNIDAD 2
Asignatura:
Electrónica Digital
Tema:
Familias Lógicas
Docente:
RamírezMuñiz Francisco Javier
Integrantes:
Álvarez Castillo Yessenia
Rocha Polito Edgar Alejandro
Sánchez Castro Eduardo
Sánchez Javier
3. Introducción
A la horade construirlaspuertaslógicas,uncriterioampliamente seguido(realmenteencualquier
disciplina,nosóloenElectrónica) esel criteriode uniformidad,esdecir,lasdiferenciasentre las
diferentespuertaslógicasdebenreducirse alasmínimas.Este criterioeslabase de ladefiniciónde
familialógica:
Una familia lógicase puede definircomolaestructurabásicaa partir de la cual se puedenconstruirlas
puertaslógicas.Enesta estructuraestaráninvolucradostantoloscomponentesque entranenjuego,así
como susvalores(yaque si cambiamosestosvalores,pasaremosaotrafamiliadiferente),yaque los
parámetrosvana dependerde éstos.Al centrarnosenElectrónicaDigital,nodebemosperderde vista
que lasseñalessólopuedentomar dosvaloresdiferentes.Porlotanto,loselementosprincipalesde
estasfamiliaslógicasdebentenercomomínimodosregionesde operaciónbiendiferenciadas.Esta
situaciónnosllevaala utilizaciónde dispositivossemiconductores,aunque enlosprincipiosse utilizaron
válvulasyconmutadores eléctricos (que presentabanuncomportamientosimilar).
Una posible clasificaciónde estasfamilias,segúnlosdispositivossemiconductoresenlosque se basan,
es:
• Familiasbipolares.- empleantransistoresbipolaresydiodos,esdecir,dispositivosde unión.Las
familiasbipolaresmásrepresentativassonlasfamiliasTTLy ECL.
• FamiliasMOS.- empleantransistoresMOSFET,esdecir,transistoresde efectocampo.LasfamiliasMOS
más representativassonlasfamiliasNMOSyCMOS. Cada una de estasfamiliasvana tenerunaserie de
parámetroscuyosvaloresvana ser más o menosfijos.
Los principalesparámetrosde lasfamiliaslógicasson:
• Parámetrostemporales(figura7.1).
• Retrasode propagaciónde bajoa alto,tPLH.- tiempotranscurridodesde que laseñal de entradabaja
(pasapor el 50%) hasta que la señal de salidasube (pasaporel 50%).
• Retrasode propagaciónde altoa bajo,tPHL.- tiempotranscurridodesde que laseñal de entradasube
(pasapor el 50%) hasta que la señal de salidabaja(pasapor el 50%). El hechode subidaybajada se
debe a que lasprincipalesfamiliassonnegativas,esdecir,lasalidaque obtenemosesel valornegadode
dichafunción.
• Retrasode propagación.- valormediode tPLHy tPHL.
4. • Tiempode transiciónde bajoaalto,tTLH.- tiempotranscurridodesde que laseñal empiezaasubir
(pasapor el 10%) hasta que llegaa unnivel alto(pasapor el 90%).
• Tiempode transiciónde altoa bajo,tTHL.- tiempotranscurridodesde que laseñal empiezaabajar
(pasapor el 90%) hasta que llegaa unnivel bajo(pasapor el 10%).Es decir,se consideraque una
transiciónse ha completadocuandopasamosde losumbralesdel 10% y el 90%. Este hechoes debidoa
que la formade onda a partir de esosvalorescambia,pudiendonollegarnuncaa losvaloresdel 0%o al
100%.
Figura 7.1.- Esquema de los parámetros temporales.
• Parámetrosde tensión(figura7.2).
• Nivel altode lasalida(entrada),VOH(VIH).- nivel de tensiónconsideradacomoaltopara la salida
(entrada).
• Nivel bajode lasalida(entrada),VOL(VIL).- nivelde tensiónconsideradacomoaltopara la salida
(entrada).Laforma de determinarestosparámetroseslasiguiente.Paradeterminarel nivel de salida
alto(VOH),se le aplicaa la entradala mínimatensióndel circuito(porlogeneral el valorde tierra),asíel
valora lasalidaseráel solicitado.Paradeterminarel nivel de salidabajo(VOL),se le aplicaala entrada
VOH,así el valorde salidaseráel solicitado.Paraobtenerlosnivelesde entrada,se vavariandola
entradadesde losvaloresde salidahastaque lasalidacambiade estado;enese momento,se
encuentranlosnivelesde entradaaltoobajosegúncorresponda.
• Margen de ruidodel nivel alto,VNSH.-ladiferenciade tensióndesdeel nivel altoque se puede
considerarcomotal.
• Margen de ruidodel nivel bajo,VNSL.-ladiferenciade tensióndesdeel nivel bajoque se puede
considerarcomotal.Estos valoresse obtienensegúnladiferenciade valoresque podemosverenla
figura:
5. Figura 7.2.- Esquema de los parámetros de tensión.
• Parámetrosde intensidad(figura7.3).
• Fan-out.- númeromáximode puertasque se puedenconectaralasalidasinque se degrade laseñal de
salida.
• Fain-in.- númeromáximode puertasque se puedenconectaralaentradasin que se degrade la
operaciónde lapuertalógica.Estos parámetrosse handefinidocomode intensidad,yaque lalimitación
que supone se suele verentérminosde intensidadque pidenodana la puertalógica.En funciónde
estacantidadde intensidad,lapuertalógicapuede dejarde funcionarcomose espera(cambiandode
zona de operación),produciendounresultadoerróneo.
• Parámetrosde potencia
• Potenciamediaconsumida.- Eslaenergíaque solicitaala fuente de tensión.Este parámetroescada
día más importante debidoal auge que estánadquiriendolossistemas“sincable”.Este parámetroestá
íntimamente relacionadoconlavidade la batería de estossistemas.
Figura 7.3.- Esquema de los parámetros de intensidad.
Familia DL (Diode Logic)
De formapreviaal estudiode lasfamiliasactuales,se vaa realizarel estudiode lafamiliaDL(Diode
Logic),ya endesusoperomuysimple.Estafamiliase basaendiodos,alosque se unenresistenciaspara
evitarladestrucciónde éstos.Un modelode operaciónde undiodose muestraenlafigura7.4,
pudiendodistinguirse doszonade operación:
6. • Conducción uON,enla que su tensiónesde Vγ
• Corte u OFF,en laque la intensidadatravésde él se puede considerarnula.
• Podemosapreciarotrazona,denominadade ruptura,enlaque el diodose convierte enun
cortocircuito,que debe serevitada.Paranollegarnuncaa esta zona,se utilizanlasresistenciasalasque
hacíamos menciónanteriormente.
Figura 7.4.- Símbolo y característica IV del diodo.
Una puerta de una solaentradade la familiaDL,juntoa su modode operaciónse muestraenla figura
7.5. La operaciónde estapuertaesla siguiente,perononospodemosolvidarde que losvaloresde
tensiónestaránentre losnivelesde tierra(‘0’ -> 0v.) y de polarización(‘1’ - > 5v.).
Figura 7.5.- Esquema y tabla de verdad de una puerta construida con lógica DL.
• Cuandoenla entradatenemosun‘0’,la tensiónque hayenel diodoseráde 0v. o menor,por loque el
diodoestaráencorte. En estasituación,laintensidadserá0,y por lo tanto,la tensiónque cae enla
resistenciatambiénserá0.Luegoen lasalidatendremosdirectamentelatensiónde tierra,es decir,0v.
O ‘0’.
• Cuandoenla entradatenemosun‘1’,la tensiónque ahíenel diodoespositiva,porloque estará en
conducción.En estasituación,latensiónque cae enel diodoeslade conducción,esdecir,Vγ.Luegoen
la salidatendremosVDD-Vγ.
En la tabla7.1 mostramoslosprincipalesparámetrosde tensión.Eneste casolosparámetrosde
intensidaddeberántomarlosvaloressuficientesparaque el diodonoentre ensu zonade ruptura.
7. Tabla 7.1. Parámetros de tensión típicos de la familia lógica DL
Familias bipolares
Las familiasbipolaressonaquellasbasadasenlostransistoresde uniónobipolares.Estostransistoresse
puedenclasificarendostipos,segúnlasunionessemiconductoras:npnypnp.
En la figura7.6 se muestranlasuniones,símbolosysurepresentacióncomodiodos.De estosdostipos
de transistores,losmásempleadossonlostransistoresnpnyaque presentanunagananciamayor,y por
lotanto seránlosmás rápidos. Debidoala apariciónde dosdiodosencada transistor,estostransistores
mostraráncuatro zonas de operación(lascombinacionesde lasdiferenteszonasde cadadiodo).Enla
figura7.7 se muestrandichaszonasy sus principalespropiedades.
• Zonade corte.El transistorse comportacomo un circuitoabierto,porloque no circulaintensidadpor
ningunode susterminales.Enestazonalosdosdiodosse encuentrancortados.
• Zona activadirecta,u zonaóhmica.El transistorse comporta comoun amplificadorde intensidad
desde labase hasta el colector.Eneste caso, el diodobase-emisorestáconduciendo,mientrasque la
base-colectorestácortada.
Figura 7.6.- Uniones, símbolos y representación con diodos de transistores bipolares.
• Zonaactiva inversa.Esuna zonaparecidaa la anterior,perocambiandolosterminalesde emisory
colector.La principal diferencia(aparte de laanterior) esque laamplificaciónessustancialmente
menor.
• Zonade saturación.El transistorse comporta comoun cortocircuitoentre el colectoryel emisor,que
debidoalas diferenciasgeométricasde ambasunionesmantiene unapequeñatensión.Enestazonalos
dos diodosse encuentranconduciendo.
8. Figura 7.7.- Zonas de operación de los transistores bipolares.
De estascuatro zonas,sólonosinteresaráque lostransistoresesténendosde ellas:corte ysaturación,
que son lasmás parecidasa laszonasdel diodo.Porlo tanto,para la correcta operaciónde laspuertas
lógicasdebemosevitarlasotraszonas (activadirectayactiva inversa),exceptoenloscasosque sean
necesarias.
Una vez que se ha descritobrevemente el transistorbipolar,asícomo susdiferenteszonasde
operación,vamosadescribirlasprincipalesfamiliasbipolares:familiaTTLy familiaECL.
Familia TTL (Transistor Transistor Logic).
Esta familiaesunade las más empleadasenlaconstrucciónde dispositivosMSI.Estábasada enel
transistormulti-emisor.Este transistoresuntransistorconvariosemisores,unasolabase yun solo
colector.En la figura7.8 mostramosel símbolode este transistor,surepresentaciónentransistorescon
un soloemisorysu formade operación:
Figura 7.8.- Símbolo y forma de operación de un transistor multiemisor.
Un esquematípicode una puertaTTL se muestraenla figura7.9, juntoconsu tabla de funcionamiento
(donde tambiénse indicalazonade operaciónde losdiferentestransistores).El funcionamientode la
puertaesel siguiente.Debidoaque laintensidad de base de untransistorbipolaresmuypequeña,en
primeraaproximaciónpodemosdecirque esnulaporloque la base del transistorT1 siempre está
conectadaa polarización.Cuandocualquierade lasentradasse encuentraenunnivel bajo,el transistor
T1 se encontraráen laregiónde saturación,ya que la uniónBE estáconduciendoylauniónBC siempre
estádirectamente polarizada,locual provocaráque la base del transistorT2 tengauna tensiónde 0.4 v
(0.2v de la caída entre colectoryemisory0.2v del nivel bajo,comoyaveremos).Estasituaciónprovoca
9. que dichotransistoresté cortado.Al estarT2 cortado, latensiónde base de T3 será0, locual implica
que T3 tambiénesté cortado.Encambio,el transistorT4 estaráenzona activadirectao en saturación
(dependiendode losvaloresde lasresistenciasR2y R4), que provocará que el diodoconduzca
colocandoenla salidaunnivel alto.
Cuandotodaslas entradasse encuentrenanivel alto,el transistorT1estará enla zonaactiva inversa,ya
que la uniónBE estácortada y la uniónBCestá conduciendo.Estasituaciónprovocaque latensiónde
base del transistorT2 sea aproximadamente de 1.4v.,llevandoadichotransistora saturación.Porlo
tanto,el transistorT3 estaráigualmente saturadoyenla salidase colocará un nivel bajo.Encambio,el
transistorT4 se encontraráenzona activa directa,peroel diodonoconducirá,desconectandolasalida
de la tensiónde polarización.
Así, losnivelesde tensiónymárgenesde ruidode estafamilia,de formaaproximada,sonlosmostrados
enla tabla7.2. La obtenciónde estosvaloresse puede desprenderde latablade operaciónde los
transistoresde lafigura7.9.
• VOL= VCE(SAT)3= 0.2v
Figura 7.9.- Esquema y tabla de verdad de una puerta lógica construida con lógica TTL.
• VOH= VDD- VBE(SAT)4- VD(ON) =3.8 v.
• VIHesla tensiónparaque el transistorT1 salgade zonaactiva inversa.
• VILesla tensiónparaque el transistorT1 salgade saturación.
Tabla 7.2. Parámetros de tensión de la familia lógica TTL.
En la figuraanterior,lazonapunteadacorresponde ala etapade salidade la puerta.Esta etapano es
única,sinoque existenvariostiposde etapasde salida.Entre estostipos,podemosencontrar:
• La salidatotem-pole
• La salidacon carga resistiva
10. • y lasalidaencolectorabierto(siempre hayque conectarle unacargaa la salida) mostradasenlafigura
7.10: Como pudimosverenel primerejemplo,lalógicade estafamiliaesnegada,esdecir,lasalida
siempre estácomplementada.Tambiénpodemosapreciarque lautilizaciónde untransistormultiemisor
generalaoperaciónANDde losemisores.TambiénpodemosgeneraroperacionesORde lostérminos
producto.Luego,con lafamiliaTTL sólopodemosgenerarlassiguientesestructuras:
• Inversores
• AND- inversor
• AND- OR - inversor
*Estas estructurasse muestranenla figura7.11
Figura 7.10.- Diferentes etapas de salida de la familia lógica TTL.
Figura 7.11.- Diferentes estructuras posibles con la familia TTL.
Familia ECL (Emitter Coupled Logic).
La familiaECLse basa enun amplificadordiferencial.Paraque el retrasode estafamiliaseamínimo,se
impone larestricciónde que lostransistoresdel amplificadortrabajenenloslímitesde Z.A.D. - corte y
Z.A.D. - saturación.Este hechoimplicaque ladiferenciade tensiónque tengaque soportarseamínima.
Esta situacióntiene tresimplicacionesbásicas:
• Nivelesde tensiónaltosybajoscercanos(que le proporcionaunaaltavelocidad)
• Incompatibilidadconotrasfamiliaslógicas
11. • Disposiciónde salidasdiferenciales,esdecir,tantode lasalidacomplementadacomosin
complementar.
El esquemade unapuertalógicaECL, juntoa su tablade comportamiento(enlaque se haincluidola
zona de operaciónde sustransistoresyloslímitesde lostransistoresde amplifi-cación),se muestranen
la figura7.12:
Figura 7.12.- Esquema y tabla de verdad de una puerta construida con lógica ECL.
El funcionamientode lapuertaesel siguiente.Losniveleslógicosestaránalrededorde latensiónVREF,
luegolaintensidadque pasaráporla resistenciaREEserá aproximadamente constantee igual a:
IEE = (VREF - Vγ )/REE
Cuandoenla entradaexiste unnivel bajo(unatensiónmenorque VREF),el transistorT1estará enel
límite de corte mientrasque el T2 estará enel límite de saturación.Porlo tanto,toda laintensidad
pasará a travésde T2. Así los valoresde tensiónenloscolectoresde T1y T2 seránVcc yVcc-IEE·RC,
respectivamente.Podemosapreciarque estosvaloresdependenengranmedidade laintensidad,ypor
lotanto el fan-outtiene unagraninfluencia.Parareducirestainfluenciayaumentareste fan-out,
necesitaremosunasetapasde salida,formadasporlasparejasde lostransistoresT3 y T4 con sus
respectivasresistencias.LostransistoresT3yT4 siempre estaránenzonaactiva directasuministrandola
intensidadnecesariaydesacoplandolafunciónlógicadel restodel circuito.Porlotanto,laseñal F'
tendráun nivel alto(Vcc- VBE(ON)),ylaseñal Ftendráun nivel bajo(Vcc - VBE(ON) -IEE·RC).
Cuandoen laentrada existe unnivelalto,laoperaciónessimilarcambiandoel transistorT1 por el T2.
Así, losnivelesde tensiónymárgenesde ruidode estafamilia,de formaaproximada,se muestranenla
tabla7.3. Los valoresde VREF,RC y REE se establecenparaque dichosvaloresse encuentrencercade la
mitadde los raílesde polarización.
12. Tabla 7.3. Parámetros de tensión de la familia lógica ECL.
Para mantenerlasanteriorescondicionesde operación,enunasolapuertaECLúnicamente se pueden
implementarlassiguientesoperaciones:
• Inversión/seguimiento
• Operaciónnor/or
Tal como podemosverenlasiguiente figura:
Figura 7.13.- Posibles estructuras que se pueden construir con la familia ECL
Familias MOS.
Las familiasMOSsonaquellasque basansufuncionamientoenlostransistoresde efectocampoo
MOSFET. Estos transistoresse puedenclasificarendostipos,segúnel canal utilizado:NMOSyPMOS. En
la figura7.14 se muestransu estructuray variossímbolos:
Figura 7.14.- Representación y símbolos de los transistores MOSFET.
El transistorMOS se puede identificarcomo un interruptorcontroladoporlatensiónde puerta,VG,que
determinarácuandoconduce ycuandono. En la figura7.15 describimoslaoperaciónde estos
transistorescomointerruptores.
13. Figura 7.15.- Zonas de operación de los transistores MOSFET.
Al igual que sucedíacon lostransistoresbipolares,lostransistoresPMOSmuestranunagananciamenor
que losNMOS, por loque estosúltimospredominanenlageneraciónde lasfamilias.
Familia NMOS.
La familiaNMOSse basaenel empleoúnicamentede transistoresNMOSparaobtenerlafunciónlógica.
Un esquemade estafamiliase muestraenlafigura7.16.
Figura 7.16.- Esquema y tabla de verdad de una puerta construida con lógica NMOS.
El funcionamientode lapuertaesel siguiente.Cuandolaentradase encuentraenunnivel bajo,el
transistorNMOSestará ensu zona de corte.Por lotanto, laintensidadque circularáporel circuitoserá
nulay enla salidase encontrarála tensiónde polarización,esdecir,unnivel alto.
Cuandola entradase encuentraenun nivel alto,el transistorestaráconduciendoyse comportará
aproximadamente comouninterruptor.Porlotanto,enla salidaestaráun nivel bajo.
En este caso la resistenciaactúade pull-upde laestructura.Vamosa introducirdosnuevosconceptos,
que aunque noson exclusivosde lasfamiliasMOS,sí sonmuy empleadoseneste tipode circuitos.
*El pull-upesel dispositivoque suministrael nivel alto(conectalatensiónde polarizaciónalasalida)
Mientrasque el pull-downsuministrael nivel bajo(conectalatierra).
Existendiferentestiposde pull-up,comopuede serlaresistencia,transistoresde deplexióno
transistoressaturados,mostradosenlafigura7.17:
14. Figura 7.17.- Diferentes tipos de pull-up de la familia lógica NMOS.
En la familiaNMOSse puede construircualquierfunciónarbitrariasiempreycuandose mantenganlas
limitacionestecnológicas(que suelentraducirseenlaconexiónenserie de unnúmeromáximode
transistores).Paraformarcualquierfunción,lasestructurassonlassiguientes:
• La conexiónenparalelode dostransistores(ogrupode ellos) actúacomouna puertaOR
• La conexiónenserie de dostransistores(ogrupode ellos) actúacomounapuerta AND.
No obstante,hayque tenerencuentaque estafamilia(al igual que laTTL) siempre devuelveel
complementode lafunción.Algunosejemplosde puertascomplejasse muestranenlafigura7.18
Figura 7.18.- Ejemplos de puertas lógicas NMOS.
Familia CMOS (Complementary MOS).
Esta familiabasasuoperaciónenla utilizaciónde lostransistoresNMOSyPMOSfuncionandocomo
interruptores,de tal formaque lostransistoresNMOSsuministranel nivel bajo(yaque nose degrada
con la tensiónumbral) ylos transistoresPMOSsuministranel nivel alto(yaque nose degradacon la
tensiónumbral).Unapuertaconstruidaconla familiaCMOSsolamente estaráformadaportransistores,
como se muestraenla figura7.19.
Figura 7.19.- Esquema y tabla de verdad de una puerta construida con lógica CMOS.
15. El funcionamientode lapuertaesel siguiente.Cuandoenlaentradahayunnivel bajo,el transistorT1
estarácortado mientrasque el T2 estará conduciendo.Porlotanto,el transistorT2 colocará enla salida
un nivel alto(que serádirectamente el nivelde polarización),yel transistorT1 evitaráel pasode
corriente porloque no consume potenciaenestática,sóloenel transitorio.
Cuandoenla entradahay un nivel alto,el transistorT2estarácortado mientras que el T1 estará
conduciendo.Porlotanto,el transistorT1 colocara enla salidaunnivel bajo(que serádirectamenteel
nivel de tierra),yel transistorT2 evitaráel pasode corriente porlo que no consume potenciaen
estática,sóloenel transitorio.
En el caso de la familiaCMOS,al igual que enla NMOS,se puede construircualquierfórmulacompleja.
En el caso de lostransistoresNMOS,se construyenigual que enlafamiliaNMOS,peroenlos
transistoresPMOSesla funcióninversa.Esdecir:
• La conexiónenparaleloformaunaoperaciónAND
• Mientrasque laconexiónenserie formaunaoperaciónOR.
Se tiene que verificarque ambasramas(de transistoresNMOSyPMOS) generanlamismafunción
lógica.Este hechoimplicaráque el nodode salidasiempre estaráconectadoaunsolonivel lógico,es
decir,al nodo de polarización(nivel alto)oal nodode tierra(nivel bajo).Enel caso de que no se cumpla
dicharestricción,podemosencontrarnosendossituacionesdiferentes:
• Que el nodode salidaesté conectadoala tensiónde polarizaciónyal nodode tierrade forma
simultánea.Estasituaciónnose debe permitirnunca,yaque el valorlógicode salidasería
indeterminado.
• Que el nodode salidano esté conectadoaningúnnodo,ni a tensiónde polarizaciónni atierra.Esta
situaciónesproblemáticaporque dejaríamoslasalidaenaltaimpedanciaycualquierdispositivo
parásitopodría alterarel valorlógico.
Por lotanto, algunosejemplosde funcionescomplejasconstruidasenlafamiliaCMOSse muestranenla
figura7.20.
Figura 7.20.- Ejemplos de puertas lógicas CMOS.
16. Características del fabricante
NivelesLógicos
Para que un CI TTL opere adecuadamente,el fabricante especificaque unaentradabajavaríe de 0 a
0.8V y un alta varíe de 2 a 5V. La regiónque estácomprendidaentre 0.8y 2V se le denominaregión
prohibidaode incertidumbre ycualquierentradaeneste rangodaría resultadosimpredecibles.
Los rangos de salidasesperadosvaríannormalmente entre 0y0.4V para una salidabajay de 2.4 a 5V
para una salidaalta.
La diferenciaentre losnivelesde entradaysalida(2-2.4V y 0.8-0.4V) es proporcionarle al dispositivo
inmunidadal ruidoque se define comolainsensibilidaddel circuitodigital aseñaleseléctricasno
deseadas.
Para losCI CMOS una entradaalta puede variarde 0 a 3V y una altade 7 a 10V (dependiendodel tipode
CI CMOS).Para las salidaslosCItomanvaloresmuycercanosa losde VCC Y GND (Alrededorde los0.05V
de diferencia).
Este ampliomargenentre losnivelesde entradaysalidaofrece unainmunidadal ruidomuchomayor
que la de losCI TTL.
Velocidadde Operación
Cuandose presentauncambiode estadoenlaentrada de un dispositivodigital,debidoasu circuitería
interna,este se demoraunciertotiempoantesde daruna respuestaala salida.A este tiempose le
denominaretardode propagación.Este retardopuede serdistintoenlatransiciónde altoa bajo(H-L) y
de bajo a alto(L-H).
La familiaTTLse caracteriza por sualta velocidad(bajoretardode propagación) mientrasque lafamilia
CMOS es de bajavelocidad,sinembargolasubfamiliade CICMOSHC de alta velocidadreduce
considerablemente losretardosde propagación.
Fan-Out o Abanico de Salida
Al interconectardosdispositivosTTL(unexcitadorque proporcionalaseñal de entradaauna carga)
fluye unacorriente convencional entreellos.
Cuandohay unasalidabaja enel excitador,este absorbe lacorriente de lacargay cuando hayuna salida
alta enel excitador,lasuministra.Eneste casolacorriente de absorciónesmuchomayor a la corriente
de suministro.
Estas corrientesdeterminanel fan-outque se puede definircomolacantidadde entradasque se
puedenconectara unasola salida,que paralosCI’sTTL es de aproximadamente de 10.Los CI’sCMOS
poseencorrientesde absorciónyde suministromuysimilaresysufan-outesmucho más amplioque la
de losCI’s TTL. Aproximadamente 50.
Rangos de alimentación
17. Por otro lado,lafamiliasHCpresentaampliosmárgenesde alimentación(entre3y 6 V) mientrasque la
familiaLSsolose puede alimentara5V.Esto provoca que ensistemasdonde lalógicavayaa 3V haya
que recurrira lafamiliaHC.
Tensionesde alimentación
as familias TTLsiempre hantenidomayorvelocidadfrente alasfamiliasCMOStradicionales.Sin
embargo,lafamiliaHCtiene velocidadesde conmutaciónmuysimilaresalafamiliaLS(entornolos25
Mhz). Porello,losretrasosintroducidosenlatransmisiónde lasseñalessoninsignificantes,contiempos
de propagacióndel ordende nanosegundos.
Precio
Por último,el preciode ambasfamiliasesmuysimilar.
Compatibilidad entre familias
La correctaelecciónde lasfamiliaslógicasempleadasennuestroproyecto esunaspectocrítico y
depende de laaplicaciónde cadaintegrado.Laspuertaslógicassoncircuitoselectrónicosformadospor
transistoresenconmutación,yenconsecuencia,tantolasentradascomolassalidasseránseñales
continuas,que puedentomaren principio,cualquiervalorentre lastensionesde alimentaciónytierra.
Las características eléctricasde loscircuitoslógicosdependenfuertemente de latecnologíade
fabricaciónde lasmismas,porlo que se agrupan enfamiliaslógicassegúnsuconstitución.Dentrode
estasfamilias,el comportamientode losdiversoscircuitosserásimilar,enloque se refiere asus
características estáticas(tensionese intensidadesde entradaysalida,asícomo de alimentación)ya sus
características dinámicas(retardode propagación).Enlaactualidadexistenalrededorde 30 familias
lógicasdiferentes,porlocual escomplicadoenprincipiolaselecciónde latecnologíaadecuada.
Evolución de las familias lógicas
18. En la práctica,las siguientesfamilias(aunque bastanteantiguas),sonlasmáspopularesyse encuentran
disponiblesenel mercado:
• FamiliaLS:PuertasrealizadascontecnologíaTTL,con transistoresSchottkyde bajoconsumo.Hansido
muyempleadasperose encuentranmuyobsoletas.
• FamiliaHC:PuertascontecnologíaCMOS, de gran capacidad de carga a la salida,peroconniveles
lógicosque lahacenincompatible concircuitosTTL.Al igual que la familiaLS,estáyamuy desfasada.
• FamiliaHCT:Revisiónde lafamiliaHCperoque ladota de compatibilidadconlosnivelesde tensión
TTL.
Comoya hemoscomentado,estasfamiliassonlasúnicasdisponiblesenel mercadolocal yse
encuentrandesfasadaspornuevasfamiliascomoLV,LVCo LVT, más rápidasy capacesde funcionarcon
tensionesde hasta1,8V. Sinembargo,lasfamiliasdisponiblesenel mercadolocal cubrende sobralas
necesidadesde nuestrodiseño,ysiempreseríaposiblerealizarunasustituciónaunafamiliamásactual
con el simple cambiode losintegrados,yaque soncompatibleslosencapsuladospinapin.
Bibliografia
http://www.ladelec.com/teoria/electronica-digital/176-familias-logicas-de-circuitos-integrados
http://www.uhu.es/raul.jimenez/DIGITAL_I/dig1_vii.pdf
Mokheim,RogerL.ElectronicaDigital,Ed.Reverte,1991
