Este documento presenta los resultados de dos experimentos realizados para analizar la respuesta en frecuencia de amplificadores de transistores. El primer experimento midió la respuesta en baja frecuencia de un circuito, determinando las frecuencias asociadas a tres capacitores y la frecuencia de corte. El segundo experimento analizó la respuesta en alta frecuencia de un amplificador multietapa, calculando dos frecuencias asociadas a capacitores y la frecuencia de corte. Las conclusiones indicaron que los resultados obtenidos concuerdan con el diseño teórico de los circuit

1. ESCUELA SUPERIOR POLITÉCNICA DEL LITORAL
FIEC
Laboratorio de Electrónica B
Práctica # 2
RESPUESTA DE FRECUENCIA PARA LOS AMPLIFICADORES
TRANSISTORIZADOS
Alumno:
Juan Lucín F.
Paralelo # 3
Fecha de presentación:
6 Noviembre 2013
2013 – 2° TÉRMINO

2. Objetivos:


Comprender y analizar la respuesta en baja frecuencia de un amplificador basado
en transistores de efecto de campo, en donde la ganancia disminuye dependiendo
de la frecuencia de la señal que estamos intentando amplificar.
Comprender y analizar la respuesta en alta frecuencia de un amplificador
multietapa basado en transistores MOSFETS y FETS, en donde la ganancia
disminuye dependiendo de la frecuencia de la señal que estamos intentando
amplificar.
Lista de Materiales





1 transistor 2N5951
1 transistor IRF640
Fuente de voltaje
Resistencias de 3.3k, 1M, 10k,1k, 5.6M
Capacitores de 4.7uF, 0.1uF, 1uF, 10nF
Análisis Teórico
Demostración de Ecuaciones
Figura 1: Esquemático para experimento #1

3. 𝐑𝐞𝐬𝐩𝐮𝐞𝐬𝐭𝐚 𝐞𝐧 𝐛𝐚𝐣𝐚 𝐟𝐫𝐞𝐜𝐮𝐞𝐧𝐜𝐢𝐚
Figura 2: Análisis en baja frecuencia
La respuesta en baja frecuencia de nuestro circuito en cuestión responde a la siguiente
expresión:
𝑓𝐿
1
=
2𝜋𝑅𝑒𝑞∗𝐶
Donde:
Req: Resistencia que mira el capacitor en análisis
C: capacitancia del capacitor en análisis
En nuestro caso, al tener 2 capacitores en nuestro circuito, las ecuaciones quedarían de
la siguiente manera:
𝑓 𝐿 𝐶1 =
1
2𝜋∗𝑅2∗𝐶1
𝑓 𝐿 𝐶2=
𝑓 𝐿 𝐶3=
1
2𝜋(𝑅1+𝑅4)∗𝐶2
1
2𝜋(𝑅3 ll
1
)∗𝐶3
gm

4. Figura 3: Esquemático para experimento #2
𝐑𝐞𝐬𝐩𝐮𝐞𝐬𝐭𝐚 𝐞𝐧 𝐚𝐥𝐭𝐚 𝐟𝐫𝐞𝐜𝐮𝐞𝐧𝐜𝐢𝐚
Figura 4: Análisis en alta frecuencia
En alta frecuencia, aparece lo que se conoce como “capacitancias parásitas”, las cuales
son propias del transistor en análisis, y nos servirán para obtener sus respectivas
frecuencias, así como también la frecuencia de corte.
𝑓𝐻
=
1
2𝜋𝑅𝑒𝑞∗𝐶𝑒𝑞

5. Donde:
Req: resistencia que mira el capacitor en análisis
Ceq: capacitancia equivalente del capacitor en análisis
Teniendo para nuestro caso:
𝑓 𝐻 𝐶1=
1
2𝜋(𝑅2)(𝐶1+𝐶𝑖𝑛)
𝑓 𝐻 𝐶3 =
1
2𝜋(𝑅5ll𝑅4)(𝐶3+𝐶𝑜𝑢𝑡)
𝐅𝐫𝐞𝐜𝐮𝐞𝐧𝐜𝐢𝐚 𝐝𝐞 𝐜𝐨𝐫𝐭𝐞
La frecuencia de corte se da cuando, la ganancia en estado estable del amplificador se
reduce en 70.7%, para este caso el amplificador tendra frecuencia de corte en baja
|
−R2
R1+XC1
|=|
−R2
√2R1
|
R22
→
√R12 +(
fc =
2
1
)
ωc C1
=
R22
2 R12
.
1
2πR1 C1
Cálculos Reales
Experimento 1: Respuesta en baja frecuencia en amplificadores con fets
𝑽𝒊(𝒕) = 1.04 (𝑆𝑒𝑛(2𝜋𝑓𝑡))𝑉
RS=0.97kΩ
-
RD=3.35kΩ
RG=0.996MΩ RL=9.99kΩ
C3=1.24uF
C1=4.85uF
Respuesta de frecuencia en baja
𝑓 𝐿 𝐶1=
1
= 0.032 𝐻𝑧
2𝜋∗𝑅𝐺∗𝐶1
𝑓 𝐿 𝐶2=
1
=120.51 𝐻𝑧
2𝜋(𝑅𝐿+𝑅𝐷)∗𝐶2
C2=99nF

6. 𝑓 𝐿 𝐶3=
1
2𝜋(𝑅𝑆 ll
𝑓 𝑐𝑜𝑟𝑡𝑒
=1.4 𝑘𝐻𝑧
1
)∗𝐶3
gm
=1.4 𝑘𝐻𝑧
Experimento 2: Respuesta en alta frecuencia en amplificadores multietapas con
fets.
𝑽𝒊(𝒕) = 240𝑚𝑉𝑝 (𝑆𝑒𝑛(2𝜋𝑓𝑡))𝑉
RS1=0.97kΩ RS2=1.51kΩ RD1=3.35kΩ RD2=2.19kΩ R1=5.9MΩ
R2=6.2MΩ RG=0.996MΩ RL=9.99kΩ C1=1.16uF C2=10NF C3=4.59uF
-
Respuesta de frecuencia en alta
𝑓 𝐻 𝐶1=
1
=7.26 𝑘𝐻𝑧
2𝜋(𝑅𝐺)(𝐶1+𝐶𝑖𝑛)
𝑓 𝐻 𝐶3=
1
=19.2 𝑘𝐻𝑧
2𝜋(𝑅𝐷2 ll 𝑅𝐿)(𝐶3+𝐶𝑜𝑢𝑡)
Gráficos

-
Experimento #1
Gráfico de Av vs f
Adjunto en papel semilog al final del reporte
Cálculo de errores

-
Experimento #1
Frecuencia de corte en baja
%𝒇𝒄𝒐𝒓𝒕𝒆 =

-
1.4 − 0.4
∗ 100 = 70.36%
1.4
Experimento #2
Frecuencia de corte en alta
%𝒇𝒄𝒐𝒓𝒕𝒆 =
12.6 − 7.6
∗ 100 = 39.6%
12.6

7. Conclusiones



Se obtuvieron las frecuencias en baja y alta de cada uno de los respectivos
capacitores, en los respectivos circuitos de los experimentos realizados en el
laboratorio, obteniendo resultados acorde al diseño de los mismos.
Se obtuvo los valores de las frecuencias de corte en baja y en alta, notando lo bien
diseñado que se encuentra el circuito, ya que como esperábamos, la frecuencia
correspondiente al capacitor en paralelo con el ‘source’ fue la frecuencia de corte
en baja, mientras que en alta, lo propio con la frecuencia del capacitor de entrada.
Se comparó de manera experimental como disminuían las ganancias en nuestro
circuito, al estar estas mediciones con frecuencias menores a la de corte,
cumpliendo lo que anteriormente decíamos en la demostración de ecuaciones. Así
mismo, con las ganancias en alta frecuencia.