SlideShare una empresa de Scribd logo
REPÚBLICA BOLIVARIANA DE VENEZUELA
INSTITUTO UNIVERSITARIO POLITÉCNICO
“SANTIAGO MARIÑO”
EXTENSIÓN PORLAMAR
Electrónica Digital (47)
(Circuitos Lógicos Secuenciales)
Bachiller:
Mariannys Bermúdez
Porlamar, 29 de abril 2017
Circuitos Lógicos Secuenciales
Vamos plantear un tema con respecto a los en qué consisten los
Circuitos Lógicos Secuenciales y en dónde se usan en donde los mismo son
un circuito cuya salida depende no solo de la combinación de entrada, sino
también de la historia de las entradas anteriores se denomina Circuito
Secuencial. Es decir aquellos circuitos en que el contenido de los elementos
de memoria sólo puede cambiar en presencia de un pulso del reloj. Entre
pulso y pulso de reloj, la información de entrada puede cambiar y realizarse
operaciones lógicas en el circuito combinacional, pero no hay cambio en la
información contenida en las células de memoria.
Como resultado de lo dicho anteriormente se puede decir que este tipo
de circuitos son capaces de memorizar información y que esta información
en un momento dado depende de las entradas ocurridas en el circuito hasta
ese momento. El circuito no es capaz de memorizar todas las entradas
ocurridas hasta un instante de tiempo determinado, sino solo una cierta
parte. A la información almacenada se le denomina estado del sistema, y el
número máximo de informaciones almacenables es el número de estados
posibles del sistema.
En cuanto el uso muchas veces se requiere flip-flops tipo JK que puedan ser
Set y Reset a estados conocidos, antes de que ellos inicien su uso en un
proceso particular. Por ejemplo, si se dispone de varios flip-flops para
efectuar un trabajo en equipo, es prácticamente un requisito poderlos colocar
con todas sus salidas en un nivel igual, lógico 1 o lógico =. Para esta función,
el integrado tiene dos terminales auxiliares, marcados PRESET (PR) y
CLEAR (CLR). El preset coloca en estado lógico 1 en la salida Q cuando es
alimentado con un pulso bajo; si esto se hace con la entrada clear, el la
salida Q aparece un estado lógico 0. se considera que las entradas preset y
clear están en un nivel inactivo, cuando se las mantiene en alto(libres, "al
aire"). A las entradas "clear" y "preset" se les conoce como "entradas de
control prioritario", a las entradas "j" y "k" se les denomina "entradas de
control simple".
Básicamente, el one-shot es un circuito con una sola entrada y dos
salidas complementarias, Q y no-Q. Un pulso activo en la entrada, hace que
el circuito cambie su estado, permanezca así invertido durante un período de
tiempo dado, y luego retorne automáticamente a su estado original. El
one.shot es un circuito mono-estable(monostable), o sea que tiene un estado
definido al que siempre retornará.
Al one-shot se le conoce también como circuito IGUALADOR DE
PULSOS, ya que, aunque los pulsos de disparo (trigger) tengan diferente
ancho (width), los pulsos a la salida serán siempre iguales, con el mismo
ancho o largo(tiempo que permanece el pulso en determinado nivel). Los
circuitos monoestables son ampliamente usados como temporizadores,
retardadores de pulsos, en toda clase de procesos industriales.
Un RS flip-flop llamado algunas veces un "set-reset" flip-flop, es un
circuito con dos entradas y dos salidas. Las salidas son complementos entre
sí, o sea que, cuando la una esté en alto, la otra estará en bajo. Deriva su
nombre del hecho de poder quitar (reset) y poner (set) el estado alto en la
salida Q. cuando se aplique un pulso en cada una de las dos entradas: un
pulso alto en la entrada S (set) quita, "borra", el pulso alto puesto en
anterioridad en Q. En la práctica la polaridad del pulso de manejo dependerá
del tipo de compuertas con las cuales se haya implementado el RS flip-flop
Probablemente es el flip-flop más usado en los circuitos secuenciales
lógicos, por su capacidad para CONTAR y DIVIDIR. Entrega un pulso
completo de salida por cada dos pulsos de entrada, característica tenida en
cuenta por muchos para denominarlo, también, "toggle"(basculante,
ondulante, Si - No - Si - No, etc.) flip-flop, o sencillamente un T flip-flop.
Básicamente, el JK flip-flop es un biestable RS flip-flop con compuertas
(clocked) dispuestas de tal forma que la acción PONER - QUITAR (set -
reset) sea llevada a cabo por una sola línea de entrada. Fundamentalmente,
se puede considerar el JK flip-flop como un circuito biestable con una sola
entrada y dos salidas, completamente entre sí. En la práctica, el circuito
integrado dispone de dos entradas auxiliares, marcadas J y K, dispuestas
para "condicionar}" el estado que debe tomar la salida a partir del momento
que llegue la próxima transición activa del pulso clock.
Para terminar los Circuitos Lógicos son una parte muy importante en el
manejo de información en los dispositivos que requieren de la selección o
combinación de señales de manera controlada y estos son utilizados en
diferentes sectores, como la telefonía y las computadoras digitales entre
otros.

Más contenido relacionado

La actualidad más candente

Informe practico de circuitos digitales
Informe practico de circuitos digitalesInforme practico de circuitos digitales
Informe practico de circuitos digitales
Carlos Garrido
 
Flip-Flops y aplicaciones de los Latch
Flip-Flops y aplicaciones de los LatchFlip-Flops y aplicaciones de los Latch
Flip-Flops y aplicaciones de los Latch
Fernando Aparicio Urbano Molano
 
Latches y flip flops
Latches y flip flopsLatches y flip flops
Latches y flip flops
Jimmy Osores
 
Circuitos secuenciales
Circuitos secuencialesCircuitos secuenciales
Circuitos secuencialesjuan130591
 
Trabajo sobre Flip Flop
Trabajo sobre Flip FlopTrabajo sobre Flip Flop
Trabajo sobre Flip Flop
Hernando Escaño Estarda
 
Apuntes automatas
Apuntes automatasApuntes automatas
Apuntes automatas
asdfa11789
 
T9 circuitos secuenciales
T9 circuitos secuencialesT9 circuitos secuenciales
T9 circuitos secuenciales
Antonio Ortega Valera
 
Proyecto digitales
Proyecto digitalesProyecto digitales
Proyecto digitales
FraNklin Santo's
 
Proyecto 7 - Claurimar Medina Quintero
Proyecto 7 - Claurimar Medina QuinteroProyecto 7 - Claurimar Medina Quintero
Proyecto 7 - Claurimar Medina Quintero
Claurimar
 
Informe practico
Informe practicoInforme practico
Informe practico
Daya CaRol Hrnn
 
Circuitos lógicos secuenciales
Circuitos lógicos secuencialesCircuitos lógicos secuenciales
Circuitos lógicos secuenciales
Paolo Castillo
 
Asignacion7
Asignacion7Asignacion7
Lógica Secuencial FF-Contad-Reg
Lógica Secuencial  FF-Contad-RegLógica Secuencial  FF-Contad-Reg
Lógica Secuencial FF-Contad-RegEdgar Rivera
 
Rafael video1.doc
Rafael video1.docRafael video1.doc
Rafael video1.doc
rfltorres1
 
Tipos de flip flop
Tipos de flip flopTipos de flip flop
Tipos de flip flop
reinardoCoa
 
Trabajo flip flop
Trabajo flip flopTrabajo flip flop
Trabajo flip flop
Iván Fleitas
 
Trabajo digitales flip flop
Trabajo digitales flip flopTrabajo digitales flip flop
Trabajo digitales flip flop
Jeisson Saavedra
 

La actualidad más candente (20)

Informe practico de circuitos digitales
Informe practico de circuitos digitalesInforme practico de circuitos digitales
Informe practico de circuitos digitales
 
Flip-Flops y aplicaciones de los Latch
Flip-Flops y aplicaciones de los LatchFlip-Flops y aplicaciones de los Latch
Flip-Flops y aplicaciones de los Latch
 
Latches y flip flops
Latches y flip flopsLatches y flip flops
Latches y flip flops
 
Circuitos secuenciales
Circuitos secuencialesCircuitos secuenciales
Circuitos secuenciales
 
Trabajo sobre Flip Flop
Trabajo sobre Flip FlopTrabajo sobre Flip Flop
Trabajo sobre Flip Flop
 
Apuntes automatas
Apuntes automatasApuntes automatas
Apuntes automatas
 
T9 circuitos secuenciales
T9 circuitos secuencialesT9 circuitos secuenciales
T9 circuitos secuenciales
 
Proyecto digitales
Proyecto digitalesProyecto digitales
Proyecto digitales
 
Proyecto 7 - Claurimar Medina Quintero
Proyecto 7 - Claurimar Medina QuinteroProyecto 7 - Claurimar Medina Quintero
Proyecto 7 - Claurimar Medina Quintero
 
Informe practico
Informe practicoInforme practico
Informe practico
 
Circuitos lógicos secuenciales
Circuitos lógicos secuencialesCircuitos lógicos secuenciales
Circuitos lógicos secuenciales
 
Semaforo
SemaforoSemaforo
Semaforo
 
Biestable
Biestable  Biestable
Biestable
 
Asignacion7
Asignacion7Asignacion7
Asignacion7
 
Lógica Secuencial FF-Contad-Reg
Lógica Secuencial  FF-Contad-RegLógica Secuencial  FF-Contad-Reg
Lógica Secuencial FF-Contad-Reg
 
Rafael video1.doc
Rafael video1.docRafael video1.doc
Rafael video1.doc
 
Circuitos secuenciales
Circuitos secuencialesCircuitos secuenciales
Circuitos secuenciales
 
Tipos de flip flop
Tipos de flip flopTipos de flip flop
Tipos de flip flop
 
Trabajo flip flop
Trabajo flip flopTrabajo flip flop
Trabajo flip flop
 
Trabajo digitales flip flop
Trabajo digitales flip flopTrabajo digitales flip flop
Trabajo digitales flip flop
 

Similar a Circuitos lógicos secuenciales mariannys bermudez

circuitos logicos secuenciales
circuitos logicos secuencialescircuitos logicos secuenciales
circuitos logicos secuenciales
unrated999
 
Electrónica digital: Tema 3 Lógica secuencial, Registros de desplazamiento y ...
Electrónica digital: Tema 3 Lógica secuencial, Registros de desplazamiento y ...Electrónica digital: Tema 3 Lógica secuencial, Registros de desplazamiento y ...
Electrónica digital: Tema 3 Lógica secuencial, Registros de desplazamiento y ...
SANTIAGO PABLO ALBERTO
 
Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardware
maria_amanta
 
Electronica1 3
Electronica1 3Electronica1 3
Electronica1 3
jose2225
 
Pamela blasco
Pamela blascoPamela blasco
Tema4 lógica secuencial
Tema4 lógica secuencialTema4 lógica secuencial
Tema4 lógica secuencial
Grisel davila chávez
 
Flip flops r-s, m-s, j-k, t
Flip flops r-s, m-s, j-k, tFlip flops r-s, m-s, j-k, t
Flip flops r-s, m-s, j-k, t
Hector Arellano
 
Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareMariel Nuñez
 
Flip flops
Flip flopsFlip flops
Flip flops
Jesus Galvan
 
Expo flip flop
Expo flip flopExpo flip flop
Expo flip flop
JuanSebastianGallard
 
practica digitales victor navea
practica digitales victor naveapractica digitales victor navea
practica digitales victor navea
victornavea
 
Tipos de flip flops
Tipos de flip flopsTipos de flip flops
Tipos de flip flops
jose angel gomez guarapana
 
Electrónica digital (47) circuitos logicos secuenciales
Electrónica digital (47) circuitos logicos secuencialesElectrónica digital (47) circuitos logicos secuenciales
Electrónica digital (47) circuitos logicos secuenciales
annyeska rosas
 
Clase Latch y FFs
Clase Latch y FFsClase Latch y FFs
Diseno_logico_secuencial_con_vhdl.pdf
Diseno_logico_secuencial_con_vhdl.pdfDiseno_logico_secuencial_con_vhdl.pdf
Diseno_logico_secuencial_con_vhdl.pdf
CaraMelito4
 
Apuntes circuitos secuenciales
Apuntes circuitos secuencialesApuntes circuitos secuenciales
Apuntes circuitos secuencialeskgconchis
 

Similar a Circuitos lógicos secuenciales mariannys bermudez (20)

circuitos logicos secuenciales
circuitos logicos secuencialescircuitos logicos secuenciales
circuitos logicos secuenciales
 
Electrónica digital: Tema 3 Lógica secuencial, Registros de desplazamiento y ...
Electrónica digital: Tema 3 Lógica secuencial, Registros de desplazamiento y ...Electrónica digital: Tema 3 Lógica secuencial, Registros de desplazamiento y ...
Electrónica digital: Tema 3 Lógica secuencial, Registros de desplazamiento y ...
 
CONTADORES
CONTADORES CONTADORES
CONTADORES
 
Tema3 secuenciales
Tema3 secuencialesTema3 secuenciales
Tema3 secuenciales
 
Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardware
 
Electronica1 3
Electronica1 3Electronica1 3
Electronica1 3
 
Pamela blasco
Pamela blascoPamela blasco
Pamela blasco
 
Tema4 lógica secuencial
Tema4 lógica secuencialTema4 lógica secuencial
Tema4 lógica secuencial
 
Flip flops r-s, m-s, j-k, t
Flip flops r-s, m-s, j-k, tFlip flops r-s, m-s, j-k, t
Flip flops r-s, m-s, j-k, t
 
Capitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardwareCapitulo 3 arquitectura de hardware
Capitulo 3 arquitectura de hardware
 
Flip flops
Flip flopsFlip flops
Flip flops
 
Expo flip flop
Expo flip flopExpo flip flop
Expo flip flop
 
practica digitales victor navea
practica digitales victor naveapractica digitales victor navea
practica digitales victor navea
 
Circuitos
CircuitosCircuitos
Circuitos
 
Tipos de flip flops
Tipos de flip flopsTipos de flip flops
Tipos de flip flops
 
Electrónica digital (47) circuitos logicos secuenciales
Electrónica digital (47) circuitos logicos secuencialesElectrónica digital (47) circuitos logicos secuenciales
Electrónica digital (47) circuitos logicos secuenciales
 
Clase Latch y FFs
Clase Latch y FFsClase Latch y FFs
Clase Latch y FFs
 
Diseno_logico_secuencial_con_vhdl.pdf
Diseno_logico_secuencial_con_vhdl.pdfDiseno_logico_secuencial_con_vhdl.pdf
Diseno_logico_secuencial_con_vhdl.pdf
 
Clase 1 CD II
Clase 1 CD IIClase 1 CD II
Clase 1 CD II
 
Apuntes circuitos secuenciales
Apuntes circuitos secuencialesApuntes circuitos secuenciales
Apuntes circuitos secuenciales
 

Más de mariannys bermudez

Sistemas numéricos de bases diferentes mariannys bermudez
Sistemas numéricos de bases diferentes mariannys bermudezSistemas numéricos de bases diferentes mariannys bermudez
Sistemas numéricos de bases diferentes mariannys bermudez
mariannys bermudez
 
Ingeniería de software mariannys bermudez
Ingeniería de software mariannys bermudezIngeniería de software mariannys bermudez
Ingeniería de software mariannys bermudez
mariannys bermudez
 
Importancia de la Calidad de los Sistemas de Informaciòn
 Importancia de la Calidad de los Sistemas de Informaciòn  Importancia de la Calidad de los Sistemas de Informaciòn
Importancia de la Calidad de los Sistemas de Informaciòn
mariannys bermudez
 
Mariannys bermudez ensayo.pdf,
Mariannys bermudez ensayo.pdf,Mariannys bermudez ensayo.pdf,
Mariannys bermudez ensayo.pdf,
mariannys bermudez
 
Sistemas de informacion y sistemas de calidad.
Sistemas de informacion y sistemas de calidad.Sistemas de informacion y sistemas de calidad.
Sistemas de informacion y sistemas de calidad.
mariannys bermudez
 
El ejercicio de listas simples
El ejercicio de listas simplesEl ejercicio de listas simples
El ejercicio de listas simples
mariannys bermudez
 
Diseñar una Ruta de Transporte Universitario en el Estado Nueva Esparta
Diseñar una Ruta de Transporte Universitario en el Estado Nueva EspartaDiseñar una Ruta de Transporte Universitario en el Estado Nueva Esparta
Diseñar una Ruta de Transporte Universitario en el Estado Nueva Esparta
mariannys bermudez
 
Mariannysbermudez ing
Mariannysbermudez ingMariannysbermudez ing
Mariannysbermudez ing
mariannys bermudez
 
Mariannysbermudez ing
Mariannysbermudez ingMariannysbermudez ing
Mariannysbermudez ing
mariannys bermudez
 

Más de mariannys bermudez (9)

Sistemas numéricos de bases diferentes mariannys bermudez
Sistemas numéricos de bases diferentes mariannys bermudezSistemas numéricos de bases diferentes mariannys bermudez
Sistemas numéricos de bases diferentes mariannys bermudez
 
Ingeniería de software mariannys bermudez
Ingeniería de software mariannys bermudezIngeniería de software mariannys bermudez
Ingeniería de software mariannys bermudez
 
Importancia de la Calidad de los Sistemas de Informaciòn
 Importancia de la Calidad de los Sistemas de Informaciòn  Importancia de la Calidad de los Sistemas de Informaciòn
Importancia de la Calidad de los Sistemas de Informaciòn
 
Mariannys bermudez ensayo.pdf,
Mariannys bermudez ensayo.pdf,Mariannys bermudez ensayo.pdf,
Mariannys bermudez ensayo.pdf,
 
Sistemas de informacion y sistemas de calidad.
Sistemas de informacion y sistemas de calidad.Sistemas de informacion y sistemas de calidad.
Sistemas de informacion y sistemas de calidad.
 
El ejercicio de listas simples
El ejercicio de listas simplesEl ejercicio de listas simples
El ejercicio de listas simples
 
Diseñar una Ruta de Transporte Universitario en el Estado Nueva Esparta
Diseñar una Ruta de Transporte Universitario en el Estado Nueva EspartaDiseñar una Ruta de Transporte Universitario en el Estado Nueva Esparta
Diseñar una Ruta de Transporte Universitario en el Estado Nueva Esparta
 
Mariannysbermudez ing
Mariannysbermudez ingMariannysbermudez ing
Mariannysbermudez ing
 
Mariannysbermudez ing
Mariannysbermudez ingMariannysbermudez ing
Mariannysbermudez ing
 

Último

Blogs_y_Educacion_Por Zaracho Lautaro_.pdf
Blogs_y_Educacion_Por Zaracho Lautaro_.pdfBlogs_y_Educacion_Por Zaracho Lautaro_.pdf
Blogs_y_Educacion_Por Zaracho Lautaro_.pdf
lautyzaracho4
 
Junio 2024 Fotocopiables Ediba actividades
Junio 2024 Fotocopiables Ediba actividadesJunio 2024 Fotocopiables Ediba actividades
Junio 2024 Fotocopiables Ediba actividades
cintiat3400
 
El lugar mas bonito del mundo resumen del libro
El lugar mas bonito del mundo resumen del libroEl lugar mas bonito del mundo resumen del libro
El lugar mas bonito del mundo resumen del libro
Distea V región
 
Mauricio-Presentación-Vacacional- 2024-1
Mauricio-Presentación-Vacacional- 2024-1Mauricio-Presentación-Vacacional- 2024-1
Mauricio-Presentación-Vacacional- 2024-1
MauricioSnchez83
 
Fase 3; Estudio de la Geometría Analítica
Fase 3; Estudio de la Geometría AnalíticaFase 3; Estudio de la Geometría Analítica
Fase 3; Estudio de la Geometría Analítica
YasneidyGonzalez
 
IMÁGENES SUBLIMINALES EN LAS PUBLICACIONES DE LOS TESTIGOS DE JEHOVÁ
IMÁGENES SUBLIMINALES EN LAS PUBLICACIONES DE LOS TESTIGOS DE JEHOVÁIMÁGENES SUBLIMINALES EN LAS PUBLICACIONES DE LOS TESTIGOS DE JEHOVÁ
IMÁGENES SUBLIMINALES EN LAS PUBLICACIONES DE LOS TESTIGOS DE JEHOVÁ
Claude LaCombe
 
Libro infantil sapo y sepo un año entero pdf
Libro infantil sapo y sepo un año entero pdfLibro infantil sapo y sepo un año entero pdf
Libro infantil sapo y sepo un año entero pdf
danitarb
 
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
JAVIER SOLIS NOYOLA
 
PLAN DE CAPACITACION xxxxxxxxxxxxxxxxxxx
PLAN DE CAPACITACION xxxxxxxxxxxxxxxxxxxPLAN DE CAPACITACION xxxxxxxxxxxxxxxxxxx
PLAN DE CAPACITACION xxxxxxxxxxxxxxxxxxx
cportizsanchez48
 
Examen Lengua y Literatura EVAU Andalucía.pdf
Examen Lengua y Literatura EVAU Andalucía.pdfExamen Lengua y Literatura EVAU Andalucía.pdf
Examen Lengua y Literatura EVAU Andalucía.pdf
20minutos
 
Automatización de proceso de producción de la empresa Gloria SA (1).pptx
Automatización de proceso de producción de la empresa Gloria SA (1).pptxAutomatización de proceso de producción de la empresa Gloria SA (1).pptx
Automatización de proceso de producción de la empresa Gloria SA (1).pptx
GallardoJahse
 
Examen de la EvAU 2024 en Navarra Latín.
Examen de la EvAU 2024 en Navarra Latín.Examen de la EvAU 2024 en Navarra Latín.
Examen de la EvAU 2024 en Navarra Latín.
amayaltc18
 
Nuevos espacios,nuevos tiempos,nuevas practica.pptx
Nuevos espacios,nuevos tiempos,nuevas practica.pptxNuevos espacios,nuevos tiempos,nuevas practica.pptx
Nuevos espacios,nuevos tiempos,nuevas practica.pptx
lautyzaracho4
 
Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.
Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.
Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.
20minutos
 
Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...
Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...
Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...
María Sánchez González (@cibermarikiya)
 
Semana 10-TSM-del 27 al 31 de mayo 2024.pptx
Semana 10-TSM-del 27 al 31 de mayo 2024.pptxSemana 10-TSM-del 27 al 31 de mayo 2024.pptx
Semana 10-TSM-del 27 al 31 de mayo 2024.pptx
LorenaCovarrubias12
 
Asistencia Tecnica Cartilla Pedagogica DUA Ccesa007.pdf
Asistencia Tecnica Cartilla Pedagogica DUA Ccesa007.pdfAsistencia Tecnica Cartilla Pedagogica DUA Ccesa007.pdf
Asistencia Tecnica Cartilla Pedagogica DUA Ccesa007.pdf
Demetrio Ccesa Rayme
 
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIACONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
BetzabePecheSalcedo1
 
UNA VISITA A SAN PEDRO EN EL VATICANO.pdf
UNA VISITA A SAN PEDRO EN EL VATICANO.pdfUNA VISITA A SAN PEDRO EN EL VATICANO.pdf
UNA VISITA A SAN PEDRO EN EL VATICANO.pdf
Joan Ribes Gallén
 
FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdfFORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
El Fortí
 

Último (20)

Blogs_y_Educacion_Por Zaracho Lautaro_.pdf
Blogs_y_Educacion_Por Zaracho Lautaro_.pdfBlogs_y_Educacion_Por Zaracho Lautaro_.pdf
Blogs_y_Educacion_Por Zaracho Lautaro_.pdf
 
Junio 2024 Fotocopiables Ediba actividades
Junio 2024 Fotocopiables Ediba actividadesJunio 2024 Fotocopiables Ediba actividades
Junio 2024 Fotocopiables Ediba actividades
 
El lugar mas bonito del mundo resumen del libro
El lugar mas bonito del mundo resumen del libroEl lugar mas bonito del mundo resumen del libro
El lugar mas bonito del mundo resumen del libro
 
Mauricio-Presentación-Vacacional- 2024-1
Mauricio-Presentación-Vacacional- 2024-1Mauricio-Presentación-Vacacional- 2024-1
Mauricio-Presentación-Vacacional- 2024-1
 
Fase 3; Estudio de la Geometría Analítica
Fase 3; Estudio de la Geometría AnalíticaFase 3; Estudio de la Geometría Analítica
Fase 3; Estudio de la Geometría Analítica
 
IMÁGENES SUBLIMINALES EN LAS PUBLICACIONES DE LOS TESTIGOS DE JEHOVÁ
IMÁGENES SUBLIMINALES EN LAS PUBLICACIONES DE LOS TESTIGOS DE JEHOVÁIMÁGENES SUBLIMINALES EN LAS PUBLICACIONES DE LOS TESTIGOS DE JEHOVÁ
IMÁGENES SUBLIMINALES EN LAS PUBLICACIONES DE LOS TESTIGOS DE JEHOVÁ
 
Libro infantil sapo y sepo un año entero pdf
Libro infantil sapo y sepo un año entero pdfLibro infantil sapo y sepo un año entero pdf
Libro infantil sapo y sepo un año entero pdf
 
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
ROMPECABEZAS DE ECUACIONES DE PRIMER GRADO OLIMPIADA DE PARÍS 2024. Por JAVIE...
 
PLAN DE CAPACITACION xxxxxxxxxxxxxxxxxxx
PLAN DE CAPACITACION xxxxxxxxxxxxxxxxxxxPLAN DE CAPACITACION xxxxxxxxxxxxxxxxxxx
PLAN DE CAPACITACION xxxxxxxxxxxxxxxxxxx
 
Examen Lengua y Literatura EVAU Andalucía.pdf
Examen Lengua y Literatura EVAU Andalucía.pdfExamen Lengua y Literatura EVAU Andalucía.pdf
Examen Lengua y Literatura EVAU Andalucía.pdf
 
Automatización de proceso de producción de la empresa Gloria SA (1).pptx
Automatización de proceso de producción de la empresa Gloria SA (1).pptxAutomatización de proceso de producción de la empresa Gloria SA (1).pptx
Automatización de proceso de producción de la empresa Gloria SA (1).pptx
 
Examen de la EvAU 2024 en Navarra Latín.
Examen de la EvAU 2024 en Navarra Latín.Examen de la EvAU 2024 en Navarra Latín.
Examen de la EvAU 2024 en Navarra Latín.
 
Nuevos espacios,nuevos tiempos,nuevas practica.pptx
Nuevos espacios,nuevos tiempos,nuevas practica.pptxNuevos espacios,nuevos tiempos,nuevas practica.pptx
Nuevos espacios,nuevos tiempos,nuevas practica.pptx
 
Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.
Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.
Horarios y fechas de la PAU 2024 en la Comunidad Valenciana.
 
Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...
Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...
Aprender-IA: Recursos online gratuitos para estar al tanto y familiarizarse c...
 
Semana 10-TSM-del 27 al 31 de mayo 2024.pptx
Semana 10-TSM-del 27 al 31 de mayo 2024.pptxSemana 10-TSM-del 27 al 31 de mayo 2024.pptx
Semana 10-TSM-del 27 al 31 de mayo 2024.pptx
 
Asistencia Tecnica Cartilla Pedagogica DUA Ccesa007.pdf
Asistencia Tecnica Cartilla Pedagogica DUA Ccesa007.pdfAsistencia Tecnica Cartilla Pedagogica DUA Ccesa007.pdf
Asistencia Tecnica Cartilla Pedagogica DUA Ccesa007.pdf
 
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIACONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
CONCLUSIONES-DESCRIPTIVAS NIVEL PRIMARIA
 
UNA VISITA A SAN PEDRO EN EL VATICANO.pdf
UNA VISITA A SAN PEDRO EN EL VATICANO.pdfUNA VISITA A SAN PEDRO EN EL VATICANO.pdf
UNA VISITA A SAN PEDRO EN EL VATICANO.pdf
 
FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdfFORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
FORTI-JUNIO 2024. CIENCIA, EDUCACION, CULTURA,pdf
 

Circuitos lógicos secuenciales mariannys bermudez

  • 1. REPÚBLICA BOLIVARIANA DE VENEZUELA INSTITUTO UNIVERSITARIO POLITÉCNICO “SANTIAGO MARIÑO” EXTENSIÓN PORLAMAR Electrónica Digital (47) (Circuitos Lógicos Secuenciales) Bachiller: Mariannys Bermúdez Porlamar, 29 de abril 2017
  • 2. Circuitos Lógicos Secuenciales Vamos plantear un tema con respecto a los en qué consisten los Circuitos Lógicos Secuenciales y en dónde se usan en donde los mismo son un circuito cuya salida depende no solo de la combinación de entrada, sino también de la historia de las entradas anteriores se denomina Circuito Secuencial. Es decir aquellos circuitos en que el contenido de los elementos de memoria sólo puede cambiar en presencia de un pulso del reloj. Entre pulso y pulso de reloj, la información de entrada puede cambiar y realizarse operaciones lógicas en el circuito combinacional, pero no hay cambio en la información contenida en las células de memoria. Como resultado de lo dicho anteriormente se puede decir que este tipo de circuitos son capaces de memorizar información y que esta información en un momento dado depende de las entradas ocurridas en el circuito hasta ese momento. El circuito no es capaz de memorizar todas las entradas ocurridas hasta un instante de tiempo determinado, sino solo una cierta parte. A la información almacenada se le denomina estado del sistema, y el número máximo de informaciones almacenables es el número de estados posibles del sistema. En cuanto el uso muchas veces se requiere flip-flops tipo JK que puedan ser Set y Reset a estados conocidos, antes de que ellos inicien su uso en un proceso particular. Por ejemplo, si se dispone de varios flip-flops para efectuar un trabajo en equipo, es prácticamente un requisito poderlos colocar con todas sus salidas en un nivel igual, lógico 1 o lógico =. Para esta función, el integrado tiene dos terminales auxiliares, marcados PRESET (PR) y CLEAR (CLR). El preset coloca en estado lógico 1 en la salida Q cuando es alimentado con un pulso bajo; si esto se hace con la entrada clear, el la salida Q aparece un estado lógico 0. se considera que las entradas preset y clear están en un nivel inactivo, cuando se las mantiene en alto(libres, "al aire"). A las entradas "clear" y "preset" se les conoce como "entradas de
  • 3. control prioritario", a las entradas "j" y "k" se les denomina "entradas de control simple". Básicamente, el one-shot es un circuito con una sola entrada y dos salidas complementarias, Q y no-Q. Un pulso activo en la entrada, hace que el circuito cambie su estado, permanezca así invertido durante un período de tiempo dado, y luego retorne automáticamente a su estado original. El one.shot es un circuito mono-estable(monostable), o sea que tiene un estado definido al que siempre retornará. Al one-shot se le conoce también como circuito IGUALADOR DE PULSOS, ya que, aunque los pulsos de disparo (trigger) tengan diferente ancho (width), los pulsos a la salida serán siempre iguales, con el mismo ancho o largo(tiempo que permanece el pulso en determinado nivel). Los circuitos monoestables son ampliamente usados como temporizadores, retardadores de pulsos, en toda clase de procesos industriales. Un RS flip-flop llamado algunas veces un "set-reset" flip-flop, es un circuito con dos entradas y dos salidas. Las salidas son complementos entre sí, o sea que, cuando la una esté en alto, la otra estará en bajo. Deriva su nombre del hecho de poder quitar (reset) y poner (set) el estado alto en la salida Q. cuando se aplique un pulso en cada una de las dos entradas: un pulso alto en la entrada S (set) quita, "borra", el pulso alto puesto en anterioridad en Q. En la práctica la polaridad del pulso de manejo dependerá del tipo de compuertas con las cuales se haya implementado el RS flip-flop Probablemente es el flip-flop más usado en los circuitos secuenciales lógicos, por su capacidad para CONTAR y DIVIDIR. Entrega un pulso completo de salida por cada dos pulsos de entrada, característica tenida en cuenta por muchos para denominarlo, también, "toggle"(basculante, ondulante, Si - No - Si - No, etc.) flip-flop, o sencillamente un T flip-flop. Básicamente, el JK flip-flop es un biestable RS flip-flop con compuertas (clocked) dispuestas de tal forma que la acción PONER - QUITAR (set - reset) sea llevada a cabo por una sola línea de entrada. Fundamentalmente,
  • 4. se puede considerar el JK flip-flop como un circuito biestable con una sola entrada y dos salidas, completamente entre sí. En la práctica, el circuito integrado dispone de dos entradas auxiliares, marcadas J y K, dispuestas para "condicionar}" el estado que debe tomar la salida a partir del momento que llegue la próxima transición activa del pulso clock. Para terminar los Circuitos Lógicos son una parte muy importante en el manejo de información en los dispositivos que requieren de la selección o combinación de señales de manera controlada y estos son utilizados en diferentes sectores, como la telefonía y las computadoras digitales entre otros.