Este documento describe diferentes tipos de circuitos secuenciales como latches y flip-flops. Explica que los latches almacenan información de forma asíncrona mientras que los flip-flops lo hacen de forma síncrona disparados por flancos de un reloj. Describe los diferentes tipos de latches como SR, S-R y D, así como los tipos de flip-flops como SR, JK y D, indicando su funcionamiento y aplicaciones.

1. LATCHES Y
FLIP-FLOPS
1

2. Cátedra : Electrónica Digital
Alumno : Osores Ramos Jimmy
Semestre : VII
2

3. CIRCUITO COMBINACIONAL
• Los circuitos Combinacionales no tienen realimentación y no
disponen de elementos para almacenar información.
• En cualquier momento dado, el valor actual de las salidas está
determinado exclusivamente por el valor actual de las entradas.(las
variables de salida del sistema no dependen del tiempo)
• No pueden reconocer una secuencia de combinaciones, ya que no
poseen una manera de almacenar información pasada, es decir no
poseen memoria.
• La información a la salida de las puertas de desvirtúa necesariamente
al eliminar las excitaciones de entrada.
3

4. CIRCUITO SECUENCIAL
• Los circuitos Secuenciales si tienen realimentación y si disponen de
elementos para almacenar información.
• El valor actual de las salidas dependen de las entradas, salidas y
estados intermedios).
• El circuito secuencial debe ser capaz de mantener su estado durante
algún tiempo, para ello se hace necesario el uso de dispositivos de
memoria
• El circuito secuencial consta de un lazo de retroalimentación, que toma
información de algún punto del circuito.
4

5. CIRCUITO SECUENCIAL
• La realimentación entre las salidas y las entradas garantiza la permanencia
de la información almacenada (memorizada) en todo momento del
funcionamiento electrónico normal (tensión y corrientes de almacenamiento
adecuadas)
5

6. Estructura de un Sistema Secuencial
Entradas Salidas
Primarias Primarias
Circuito Combinatorio
Salidas
Entradas
Memoria
Entradas Salidas
Secundarias Secundarias
6

7. Clasificación
Los circuitos secuenciales se clasifican de
acuerdo a la manera como manejan el tiempo:
Circuitos secuenciales síncronos
Circuitos secuenciales asíncronos.
7

8. Circuitos secuenciales síncronos
• Las señales son validas solo en tiempos discretos.
• Permiten un cambio de estado en los instantes marcados por una
señal de sincronismo de tipo oscilatorio denominada reloj (CLK).
• La señal de reloj es una serie de pulsaciones rectangulares o
cuadradas
8

9. Circuitos secuenciales asíncronos
• Los cambios de estado ocurren al ritmo natural marcado por los
retardos asociados a las compuertas lógicas utilizadas en su
implementación.
• Un biestable es asíncrono si su cambio de estado depende
exclusivamente del estado de sus entradas.
9

10. • La Lógica secuencial requiere de elementos de memoria
(biestables-dos estados estables) para “almacenar estados”
• Estos elementos se dividen en:
Biestables disparados por nivel (LATCH)
Biestables disparados por flanco (FLIP-FLOPS)
• La diferencia entre ellos es que los Latch están diseñados
para trabajar con niveles (estados) y los Flip-flops para
trabajar con flancos (cambios de estados).
10

11. Dispositivos lógicos de Función Fija
11

12. Dispositivos lógicos de Función Fija
12

13. Dispositivos lógicos de Función Fija
13

14. LATCHES
14

15. LATCHES
• El Latch (cerrojo) es un dispositivo de
almacenamiento temporal de dos estados
(biestable).
• Almacenan información en forma asíncrona
• Con Latches se pueden hacer directamente
circuitos secuenciales o se pueden usar para
crear Flip-Flops
• Tipos:
SR , S R y D
15

16. LATCH SR (SET-RESET)
• Elemento de memoria mas sencillo
• Es un biestable con un estado SET y otro de
RESET(puesta a 1 y a 0)
16

17. LATCH SR (SET-RESET)
• Se tiene dos versiones:
R Q
Latch S-R
con entrada
activa en
ALTO
Q
S
Compuesta de dos puertas NOR
17

18. LATCH SR (SET-RESET)
• Se tiene dos versiones:
S Q
Latch S R
con entrada
activa en
BAJO
Q
R
Compuesta de dos puertas NAND
18

19. Funcionamiento del LATCH
S Q
Q 1 SET hasta R 0
Si:
Q 0 RESET hasta S 0
Q
R
Cuando Q está a nivel ALTO, Q está a nivel BAJO y
cuando Q está a nivel BAJO, Q está a nivel ALTO
19

20. Funcionamiento del LATCH
S Q
R Q
S R Q Q
Condición
0 0 1 1 no válida
SET
0 1 1 0
RESET
1 0 0 1
No cambia
1 1 NC NC
20

21. Símbolo Lógico para los Latches
S Q S Q
R Q R Q
SR SR
21

22. Aplicación
Si se aplica las formas de onda a las entradas del Latch, determinar la forma de
onda que se observara en la salida. Considere Q inicialmente en estado BAJO
S
R
Q
22

23. Aplicación
• Utilizando el CI 7402, montar el circuito de la Figura.
S Q S Q
Q
R
Q
R
23

24. Aplicación [Cont.]
• El diseño del circuito queda de esta forma:
24

25. Aplicación [Cont.]
• La tabla de verdad para este circuito es la siguiente:
S R Q Q
Condición
0 0 NC NC no válida
SET
0 1 0 1
RESET
1 0 1 0
No cambia
1 1 ? ?
El funcionamiento de este circuito es que al dejar sueltos (sin conectar a ninguna
parte) los pines 2 y 6 del CI 7402, es como estarle dando el valor de 1 tanto a SET como
también a RESET (lo cual daría una salida inválida). Para dar valores de cero ya sea a SET
o a RESET, lo que se tiene que hacer es conectar a GND, SET o RESET, según se desee la
salida.
25

26. LATCH SR con Habilitación
S
Q
EN
Q
R
Cuando EN se activa en ALTO, habilita a las entradas S y R para
que controle el estado al que va a cambiar
Si EN esta en BAJO el Latch no cambia de estado (a pesar de las
combinaciones que tengan S y R)
26

27. Funcionamiento del LATCH SR
con Habilitación
S Q
EN
Q
R
EN S R Q Q
No cambia
0 X X NC NC
No cambia
1 0 0 NC NC
RESET
1 0 1 0 1
SET
1 1 0 1 0
No válido
1 1 1 1 1 27

28. Símbolo Lógico para los Latches
con Habilitación
S Q
EN
Q
R
28

29. Aplicación
Determinar la forma de onda Q, si se aplican las señales de entrada mostradas.
Suponer que inicialmente se encuentra en estado RESET
S
R
EN
Q
29

30. Aplicación
• Utilizando el CI 7400, montar el circuito de la Figura.
S Q
S Q
EN EN
Q
Q
R R
30

31. Aplicación [Cont.]
• Haciendo uso del simulador tenemos el siguiente esquema:
31

32. LATCH D con Habilitación
Se diferencia del Latch SR en que solo tiene una entrada, además de la
de habilitación (EN). Esta única entrada recibe el nombre de “Entrada de
Datos D”
La función del inversor es hacer que las entradas S y R, siempre sean el
complemento la una de la otra, de esa forma nunca se tendrá la
condición prohibida
D
Q
EN
Q
32

33. Funcionamiento del LATCH D
D
Q
EN
Q
D EN Q Q
0 0 Q0 Q0 No cambia
RESET
0 1 0 1
1 0 Q0 Q0 No cambia
SET
1 1 1 0
33

34. Símbolo Lógico para los
Latches D con Habilitación
D Q
Q
EN
34

35. Aplicación
Determinar la forma de onda Q, si se aplican las entradas mostradas a un Latch
D. Suponer que inicialmente se encuentra en estado RESET
D
EN
Q
35

36. FLIP-FLOPS
0
1 0 1
36

37. FLIP-FLOPS
• Dispositivos síncronos (cambia de estado únicamente en un instante
especifico de una entrada de disparo denominado reloj)
• Los cambios de salida se producen sincronizadamente con el reloj
• Los Flip-flops son sensitivos a la transición del pulso de reloj más que a la
duración.
• Los circuitos secuenciales básicos que funcionan también como unidades
de memoria elementales se denominan multivibradores biestables (por
tener dos estados estables –alto y bajo-), también conocidos como Flip-
Flops.
• Son capaces de memorizar un bit de información.
• Existen varios tipos de Flip-flops y variaciones de estos que permiten
realizar funciones específicas, dependiendo de la aplicación.
• Tipos
SR D y JK ,
37

38. FLIP-FLOPS DISPARADOS POR
FLANCO
• Cambia de estado con:
* Flanco positivo (flanco de subida)
1
CLK
0
* Flanco negativo(flanco de bajada) del pulso de reloj.
1
CLK
0
38

39. FLIP-FLOPS DISPARADOS POR
FLANCO
• Deben cumplir dos requisitos de temporización:
Entradas
* Tiempo de establecimiento t S CLK
Intervalo que precede a flanco activo
de la señal CLK durante la cual la t S
entrada síncrona debe mantenerse en Entradas
el nivel indicado.
* Tiempo de retención t H
Intervalo que sigue a flanco activo de
la señal CLK durante la cual la entrada CLK
síncrona debe mantenerse en el nivel
indicado.
t H 39

40. FLIP-FLOP SR DISPARADO
POR FLANCO
• Sus entradas S (set) y R (reset) se denominan entradas síncronas.
• El cambio de estado se efectúa en el flanco de disparo de un
impulso de reloj.
• Las entradas S y R se pueden cambiar en cualquier instante en que
la entrada del reloj este a nivel ALTO o nivel BAJO (excepto durante
un breve instante de tiempo en las proximidades de las transiciones
de disparo de reloj) sin que varíe la entrada.
40

41. FLIP-FLOP SR DISPARADO
POR FLANCO
S
Q
Detector de
CLK transición
de impulsos
Q
R
41

42. TIPOS: SR
S Q S Q
C C
Q Q
R R
Disparado por Disparado por
flanco positivo flanco negativo
42

43. Funcionamiento del FLIP-FLOP SR
disparado por flanco positivo
S
Q
Detector de
CLK transición de
impulsos
Q
R
S R CLK Q Q
0 0 X Q0 Q0
No
cambia
RESET
0 1 0 1
SET
1 0 1 0
No válido
1 1 ? ?
43

44. Funcionamiento del FLIP-FLOP SR
disparado por flanco negativo
S
Q
Detector de
CLK transición de
impulsos
Q
R
S R CLK Q Q
0 0 X Q0 Q0
No
cambia
RESET
0 1 0 1
SET
1 0 1 0
No válido
1 1 ? ?
44

45. Aplicación
Determinar la forma de onda Q, si se aplican las entradas mostradas a un
flip-flop disparado por flanco negativo. Suponer que inicialmente se encuentra
en estado RESET
CLK
S
R
Q
45

46. FLIP-FLOP JK DISPARADO
POR FLANCO
• Es el mas versátil y es uno de los tipos de Flip-flops más utilizados.
• La entrada J realiza la función SET y la entrada K la función
RESET.
• No tiene “Condiciones no validas”(J y K pueden ser “1”
simultáneamente)
46

47. FLIP-FLOP JK DISPARADO
POR FLANCO
J
Q
Detector
CLK de
flancos
Q
K
47

48. TIPOS: JK
J Q J Q
C C
Q Q
K K
Disparado por Disparado por
flanco positivo flanco negativo
48

49. Funcionamiento del FLIP-FLOP JK
disparado por flanco positivo
J
Q
Detector
CLK de
flancos
Q
K
J K CLK Q Q
0 0 Q0 Q0
No
cambia
RESET
0 1 0 1
SET
1 0 1 0
1 1 Q0 Q0 Basculación
49

50. Aplicación
Determinar la forma de onda Q, si se aplican las entradas mostradas a un
flip-flop JK disparado por flanco positivo. Suponer que inicialmente se
encuentra en estado RESET
CLK
J
K
Q
50

51. FLIP-FLOP D DISPARADO
POR FLANCO
• Útil cuando se necesita almacenar un único bit de datos
(1 ó 0).
• La salida Q toma el estado de la entrada D en el impulso
de disparo de la señal de reloj.
51

52. TIPOS: D
D Q D Q
C Q C Q
Disparado por Disparado por
flanco positivo flanco negativo
52

53. Funcionamiento del FLIP-FLOP D
disparado por flanco positivo
D CLK Q Q
SET
1 1 0
RESET
0 0 1
Funcionamiento del FLIP-FLOP D
disparado por flanco negativo
D CLK Q Q
SET
1 1 0
RESET
0 0 1
53

54. Aplicación
Dibujar la salida Q en función del reloj para un flip-flop D cuyas entradas son las
que se muestran. Suponer disparo por flanco positivo y que Q se encuentra
inicialmente a nivel BAJO.
CLK
D
Q
54

55. Contadores con Flip-Flops
• Una de las aplicaciones más importantes de los
Flip-flops son los contadores digitales, que serán
tratados a detalle en posteriores diapositivas.
55

56. Contadores con Flip-Flops
• El concepto básico se ilustra con la siguiente figura:
1 Q A
J J Q B
CLK C C
Q
K K
Flip-Flop A Flip-Flop B 56

57. Contadores con Flip-Flops
CLK
Q A
Q B
Note la secuencia de QA y Q , si se toma QA como el bit menos
B
significativo , se produce una secuencia binaria de dos bits a medida que
se disparan los Flip-flops.
57

58. Aplicación
Determine las formas de onda de salida en función del reloj para Q ,Q y Q
A B C
y mostrar la secuencia binaria representada por estas señales.
58

59. Aplicación [Cont.]
• En el diagrama de tiempos resultante se observa que las salidas
cambian en los flancos negativos de los impulsos de reloj y siguen
la secuencia binaria: 000, 001, 010, 011, 100, 101, 110, y 111.
CLK
Q A
Q B
Q C
59

60. Entradas asíncronas de
inicialización y borrado
• Las entradas asíncronas pueden variar el estado del flip-
flop independientemente del reloj.
• Generalmente los fabricantes las denominan de
inicialización (PRE) y borrado, clear (CLR)
• Un nivel activo en la entrada de inicializacion del flip-flop
(preset) pone a SET el dispositivo, y un nivel activo en la
entrada de borrado (clear) lo pone en estado RESET.
60

61. Entradas asíncronas de
inicialización y borrado
Símbolo lógico de un flip-flop JK con entrada PRE
de inicialización (preset) y de borrado (clear)
activas a nivel BAJO
J Q
C
Q
K
Conectadas de manera que anulan el
efecto de las entradas J, K y el reloj.
CLR 61

62. Aplicación
En el flip-flop JK activado por flanco positivo, con entradas preset y clear,
determine la salida Q para las entradas en el diagrama de tiempos si Q está
inicialmente a nivel BAJO.
62

63. Bibliografía
1. Thomas L. Floyd, “Digital Fundamentals”. Ninth Edition.
2. Ronald J. Tocci; Neal S. Widmer; Gregory L. Moss,“Digital Systems, Principles and
Applications”. Tenth Edition
63