Este informe describe el uso de circuitos secuenciales como flip-flops y contadores. Se implementaron aplicaciones de flip-flops tipo D y J-K, así como contadores binarios ascendentes y descendentes utilizando chips como el 74LS192 y 74LS193. También incluye circuitos generadores de reloj digital y explicaciones teóricas sobre el funcionamiento de los diferentes tipos de flip-flops y contadores.

1. INFORME FINAL N°7
“REGISTROS Y APLICACIONES”
Mendoza Huaraca, Javier; Pachas Valdez, Geraldin;
Guevara Palomino, Carlos#3
electroniher.javier@gmail.com
#1,2
Facultad de Ingeniería Electrónica, Eléctrica y telecomunicaciones- UNMSM
1. OBJETIVOS:
Adquirir destreza en el uso y manejo de los circuitos biestables (Flip Flops) como elementos
principales de los circuitos secuenciales. Implementar aplicaciones de los Flip Flops tipo D y tipo J-K.
Afianzar en el uso y manejo de los contadores binarios como aplicaciones de los circuitos
secuenciales. Implementar contadores binarios de módulos programables utilizando el C.I. 74LS192
y 74LS193
2.MATERIALES Y SOFTWARE DE SIMULACIÓN REQUERIDOS:
 Fuente de voltaje VDC = 5V, protoboard, cables de conexión y pela-cables.
 Circuito de reloj implementado en protoboard.
 C.I. 74LS74 (02), 74LS112 (02), 74LS192 (01), 74LS193 (01),  C.I. y componentes requeridos en prácticas
anteriores.
 02 Interruptores pulsadores.
 Resistores de carbón de ½W: 2 de 1kΩ.  Software: Proteus Isis v.7.6.
3. INFORMACIÓN TEÓRICA:
3.1 Los Biestables
Un biestable,tambiénllamadobáscula(flip-flop eninglés),esunmultivibradorcapazde permaneceren
un estadodeterminadodurante untiempoindefinido.Estacaracterística esutilizadaparamemorizar
información.
El pasode unestadoa otrose realizavariandosusentradas.Dependiendodeltipode dichasentradas
losbiestablesse dividenen:
• Asíncronos: Sólo tienen entradas de control. El más empleado es el biestable RS.
• Síncronos: Además de las entradas de control posee una entrada de sincronismo o de reloj. Los mas
empleados son los biestables tipo D y J-K.
• La entrada de sincronismo puede ser activada por cambio de nivel: de nivel bajo a nivel alto (flanco de
subida) o de nivel alto a nivel bajo (flanco de bajada).
Flanco de subida

2. Flanco de bajada
3.2 Tipos de FlipFlop’s
A) FlipFloptipoD (Delay)
Ecuacióncaracterística: Q(t+1) = Dt
B) Flip Flop tipo J-K (Alto-Bajo/Set-Reset)
característica: Q(t+1) = J.Qt’ + K’.QtEcuación
C) Flip Flop tipo T (Toggle/Alternar)
Ecuacióncaracterística: Q(t+1) = T⊕Qt
3.3 Flip Flop’s a nivel de circuitos integrados: características de operación
D Q(t+1)
0 0
1 1
J K Q(t+1)
0 0 Qt
0 1 0
1 0 1
1 1 Qt’
T Q(t+1)
0 Qt
1 Qt’
A) Do eFlipFloptipoD 74L: S74
1 2 3 4 5 6 7
1
4
1
3
1
2
1
1
1
0
9 8
74LS74
C
l
ea
r
1 D1 C
l
k1 Pr
e
set Q1 1 Q1’ GND
Vcc C
l
ea
r
2 D2 C
l
k2 Pr
e
set Q2 2 Q2’
Q
Clear
D
Preset
Q’Clk

3. Operación Preset Clear Reloj (Clk) D Q Q’
Prohibido 0 0 X X 1* 1*
Preset 0 1 X X 1 0
Clear 1 0 X X 0 1
Set 1 1 › 1 1 0
Reset 1 1 › 0 0 1
Hold 1 1 0 X Q Q’
Operación Pres
et
Clear Reloj
(Clk)
J K Q Q’
Prohibido 0 0 X X X 1* 1*
Preset 0 1 X X X 1 0
Clear 1 0 X X X 0 1
Memoria 1 1 fl 0 0 Q Q’
Reset 1 1 fl 0 1 0 1
Set 1 1 fl 1 0 1 0
Bascular 1 1 fl 1 1 Q’ Q
3.4 Contadores Asíncronos basados en Flip Flop’s tipo J-K
A. Contador binario UP de 4 bits, activos con flancos de bajada: 74LS112
B. Contador binario DOWN de 4 bits, activos con flancos de bajada: 74LS112
B
)
Dob
l
eFlipFloptipoJ-K: 74LS11
2
Q
Clear
J
Preset
Q
’
Clk
K
1 2 3 4 5 6 7
1
6
1
5
1
4
1
3
1
2
1
1
1
0
74LS112
C
l
k1 K1 J1 Pr
e
set Q1 1 Q1’ Q2 GN
D
’
Vcc C
l
ea
r
1C
l
ea
r
2 C
l
k2 K2 J2 Pr
e
set2 Q2
9
8

4. C. Contador binario UP de 4 bits, activos con flancos de subida: 74LS109
D. Contador binario DOWN de 4 bits, activos con flancos de subida: 74LS109
3.5 ContadoresSíncronosbasadosenFlipFlop’stipoJ-K
A. ContadorbinarioUP de 3 bits,utilizandoFlipFlop’sJ-K:
SoluciónparaQ1(t+1):
Q1(t+1) = Q’1..Q0 + Q1.Q’0
J1 = Q0
K’1 = Q’0 K1 = Q0

5. B. Contador binario DOWN de 3 bits, utilizando Flip Flops J-K:
Q1(t+1) = Q’1..Q’0 +Q1. Q0
J1 = Q’0
K’1 = Q0 K1 = Q’0
SoluciónparaQ0(t+1):
Q0(t+1) = Q’0 = Q’0.1 + Q0.0

6. J0 = 1 K’0 = 0 K0 = 1
S olución para K 2:
S olución para K 1:
1 X X
1 X X
Q2
Q1
Q0
1
X X X X
Q2
Q1
Q0

7. Debemostenerencuentaque lacombinaciónQ2Q1Q0 = 000 es irrelevante,porquenoparticipade
la cuenta
K1 = Q0.Q2
El circuito solución
S olución para J 2:
S olución par a J 1:
X X 1
X X 1 X
Q2
Q1
Q0
J 2 = Q 0
S olución par a J 0:
X X X X
1 X
Q2
Q1
Q0
J 1 = Q ’0

8. 3.6 Contador binario UP/DOWN de 4 bits (C.I. 74LS193)
Característica de operación:
• Este dispositivo contador dispone de dos entradas independientes de reloj (la de
conteo (subida 'Up', patilla 5) y la de descuento (bajada 'down', patilla 4).
• La entrada de reloj que no recibe impulso debe permanecer a nivel alto (H).
• La patilla 14 CLEAR (puesta cero) es la que nos permite situar el contador a 0 al
aplicarle un nivel alto H.
• Las salidas del contador cambian de estado durante la transición del nivel L al nivel H
en cualquiera de ellas.
• La salida de descuento ('borrow' patilla 13) nos presenta un impulso de la misma
duración que el de entrada cuando el contador alcanza la cuenta mínima (estado 0).
La salida de acarreo ('carry', patilla 12) nos dará un impulso de la misma duración que
el de entrada al alcanzar la cuenta máxima (establecido). Estas dos líneas nos sirven
para interconectar con otros contadores en serie o cascada, permitiendo el acarreo o
descuento en las respectivas décadas. De manera que cuando hemos cargado elnúmero
de partida en el preseleccionador, debemos cargar dicha cuenta con un impulso L en
la patilla de carga (pin 11), devolviéndolo al estado H. Es decir, cada vez que se lleva
a L esta patilla, se iniciará la cuenta desde ese número preseleccionado.
• El dato de partida se debe establecer en Dato 3, Dato 2, Dato 1 y Dato 0 (LSB).
• El valor de cuenta se ubica en las salidas Q3 Q2 Q1 y Q0(LSB).
3.7 Circuitogeneradorde reloj digital basadoenel temporizadorNE555

9. 4. INFORMEPREVIO:
a) Investigar y dibujar en el espacio siguiente, un alternativo circuito generador de reloj
digital astable.
Este tipo de funcionamiento se caracteriza por una señal de salida con forma de onda
cuadrada o rectangular, donde la duración de los periodos entre alto y bajo puede ser diferente
y su amplitud estará determinada por el voltaje.
El término “astable” se refiere a que ambos estados lógicos (alto y bajo) oscilan durante un
tiempo t.
La señal de salida tendrá un nivel alto por un tiempo t1 y un nivel bajo por un tiempo t2, los
cuales variaran de acuerdo a los valores de R1, R2 y C1. El capacitor C2 de 0.01 uF (10
picofaradios) se implementa cuando la patilla 5 de control de voltaje del CI 555 no se utiliza.
Para el análisis del circuito usaremos las siguientes formulas:
Duración de los niveles lógicos:
Frecuencia:
Periodo:

10. b) Para el día de la práctica,traer implementadoenprotoboard,uncircuitogeneradorde
reloj digital calibrado a 1Hz aproximadamente.
DESARROLLO DE LA PRÁCTICA:
Registro de desplazamiento serial de bits utilizando el Flip Flop tipo D
Prepare el reloj digital y establezca su frecuencia a 1Hz.
Implemente en el protoboard, el circuito de la siguiente figura.
Simulación:
 Suministre energíaal circuito,seguidamenteactive unpulsocortoconel interruptor
pulsadorSW1, luegounpulsocortocon el pulsadorSW2. Observe losLEd’sy anote sus
observaciones:
Sinhaberpulsadoningunode lospulsadores,comenzóacontardesde ceroascendentemente.
CuandopulsamosSW1: empezóacontar de cero ascendentemente,sinimportarenque
númerobinariohayaestado.
CuandopulsamosSW2: Sinimportarque númerohayaestadoel contador,se puso a “xxx0”lo
cual hacía que el Led 4 se apague y siguiócontando.

11.  Cuandoel Led2 está encendido,active otropulsocortocon el pulsadorSW2. Observe los
LEd’s y anote sus observaciones:
El Led2 no cambiasu estadoalgunoporhaber pulsadoel SW2
 Incremente gradualmente la frecuencia del reloj. Anote sus observaciones:
El contadoraumentasu frecuenciade conteorespectivamenteaumentábamoslafrecuencia
del clock.
Circuito implementado en el laboratorio:
Se observa que cada led enciende y se apaga en un determinado tiempo, pero la
distribución de encendidos es de manera uniforme.

12. Contador UP/DOWN de 4 bits utilizando C.I. 74LS192
Prepare el reloj digital y establezca su frecuencia a 1Hz.
Implemente en protoboard, el circuito de la siguiente figura
 Durante la prueba,manipulelalíneade “Control"paraseleccionarel ingresodelrelojpor
las entradas UP/DOWN. Anote sus observaciones.
Cuandoponemosel control enloponemosencero,siempre vacontando ascendentementey
cuandoel control loponemosen“1” el contador cuentadescendentemente.
 ¿Qué ocurre cada vez que se pulsa el botón reset?
El contadorvuelve acero y empiezaacontardependiendoenque valorestálaseñal de
control.
 Idea otra manera de seleccionar la entrada de reloj para cuenta UP o DOWN.
Podría sercon una puertalógicaAND,que tambiénpodríadarse,perotendría otro circuitode
entradapara las señalesUpy DN.
Circuito implementado en el laboratorio:

13. ¿Qué ocurre cada vez que se modifica el DATO de valor inicial?
Inmediatamente el displayse pone enese valorperoendecimal yempiezaacontar
dependiendode comoesté laseñal de control,yaseaascendentemente o ascendentemente.
¿Qué ocurre cada vez que se pulsa el botón “Carga”?
Los valoresenel Displaycomienzanadiferenciarse yvancambiandosusvalorespero
dependiendode susvaloresde salidaanteriores. Ydesde ciertonúmero.
.

14. CONCLUSIONES
De estaexperienciase puedeextrapolarque se puedenusar muchasotrasvariantes
como para podermanipularinclusolafrecuenciade conteoya partir de que númeroscontaro
cualesnocontar.
REFERENCIAS
 http://hispavila.com/total/3ds/tutores/ls192.htm
 http://isa.uniovi.es/~vsuarez/ii/CursoOnline/8dcontadores%20CTUD.htm
 http://isa.uniovi.es/~vsuarez/ii/CursoOnline/8bcontadores%20CTU.htm
 http://www.profesores.frc.utn.edu.ar/electronica/tecnicasdigitalesi/pub/file/curso
Cavallero/J_002-CONTADORES.pdf