Unidad 2 Métodos Numéricos. Solución de ecuaciones algebraicas.docx
semana 10.pdf
1.
2. Mg. Luis Ponce Martínez 2
TECNOLOGIA SERIE
Familia de circuitos lógicos
integrados con
transistores bipolares
TTL
TTL estándar
TTL de baja potencia
TTL shoottky
TTL shoottky de baja potencia
TTL shoottky avanzada
ECL
Familia de circuitos lógicos
integrados con
transistores MOSFET
CMOS
CMOS estándar
CMOS HC
CMOS HCT
NMOS
PMOS
BiCMOS Combina transistores bipolares con transistores MOSFET
UNMSM-FIEE
3. Tipo de puerta
(y nombre del circuito integrado)
Chip integrado N.o de puertas
La puerta lógica X-OR (7486)
Tiene cuatro puertas X-OR
con dos entradas cada una.
La puerta lógica NOR (7402)
Tiene cuatro puertas NOR con
dos entradas cada una.
La puerta lógica NAND (7400)
Tiene cuatro puertas NAND
con dos entradas cada una.
Mg. Luis Ponce Martínez 3
UNMSM-FIEE
4. • Una de las metas de los fabricantes de componentes electrónicos
es la superación del número de componentes básicos que pueden
integrarse en una sola pastilla, ya que permite la reducción del
tamaño de los circuitos, del volumen y del peso.
• Los componente básicos de los integrados son las puertas, las
cuales se encuentran dentro de un chip o en circuitos digitales
integrados con una tecnología de fabricación que trataremos en el
siguiente apartado: TTL y CMOS. Cada chip o circuito integrado
tiene una hoja de características que facilita el fabricante.
Mg. Luis Ponce Martínez 4
Chip de
puertas
lógicas
UNMSM-FIEE
6. • Existen chips con puertas lógicas con más de dos
entradas, así:
Mg. Luis Ponce Martínez 6
Puertas NOR 7427 3 NOR de dos entradas
74260 2 NOR de cinco entradas
Puertas NAND
7410 3 NAND de tres entradas
7420 1 NAND de cuatro entradas
7430 1 NAND de ocho entradas
74133 1 NAND de trece entradas
UNMSM-FIEE
7. • Los circuitos integrados con puertas lógicas tienen
14 patillas, siendo la numeración como sigue
(empezando por la patilla 1 con el semicírculo a
nuestra izquierda):
Mg. Luis Ponce Martínez 7
UNMSM-FIEE
8. • A su vez, cada tipo de puerta tiene su integrado
del tipo 74xx, donde 74 (tecnología TTL) es la serie
con las características más importantes:
• Tensión de alimentación: 5 voltios.
• Temperatura de trabajo: de 0 a 70 ºC.
• Y xx es un número que nos indica de qué tipo de
puerta se trata. Así lo recoge la siguiente tabla.
Mg. Luis Ponce Martínez 8
UNMSM-FIEE
9. Tipo de puerta
(y nombre del circuito
integrado)
Chip integrado N.o de puertas
La puerta lógica NOT (7404)
Tiene seis puertas NOT de una
entrada cada una
La puerta lógica OR (7432)
Tiene cuatro puertas OR de
dos entradas cada una
La puerta lógica AND (7408)
Tiene cuatro puertas AND con
dos entradas cada una.
Mg. Luis Ponce Martínez 9
UNMSM-FIEE
10. Tipo de puerta
(y nombre del circuito integrado)
Chip integrado N.o de puertas
La puerta lógica X-OR (7486)
Tiene cuatro puertas X-OR
con dos entradas cada una.
La puerta lógica NOR (7402)
Tiene cuatro puertas NOR con
dos entradas cada una.
La puerta lógica NAND (7400)
Tiene cuatro puertas NAND
con dos entradas cada una.
Mg. Luis Ponce Martínez 10
UNMSM-FIEE
14. Mg. Luis Ponce Martínez 14
TECNOLOGIA SERIE
Familia de circuitos lógicos
integrados con
transistores bipolares
TTL
TTL estándar
TTL de baja potencia
TTL shoottky
TTL shoottky de baja potencia
TTL shoottky avanzada
ECL
Familia de circuitos lógicos
integrados con
transistores MOSFET
CMOS
CMOS estándar
CMOS HC
CMOS HCT
NMOS
PMOS
BiCMOS Combina transistores bipolares con transistores MOSFET
UNMSM-FIEE
15. Mg. Luis Ponce Martínez 15
Nivel de integración N° de componentes N° de puertas
Pequeña escala de integración (SSI) 10 a 100 1 a 12
Mediana escala de integración (MSI) 100 a 1000 12 a 100
Gran escala de integración (LSI) 1000 a 10 000 100 a 1 000
Muy gran escala de integración (VLSI) 10 000 a 100 000 1000 a 10 000
Ultra gran escala de integración (ULSI) 100 000 a 1 000 000 10 000 a 100 000
Giga gran escala de integración (GLSI) Mas de 1 millón Mas de 100 000
UNMSM-FIEE
16. Mg. Luis Ponce Martínez 16
SERIE
Tipo de
transistor
Retardo de
propagación (ns)
Disipación de
potencia (mW)
Producto
velocidad
potencia, pJ
54LS/74LS Schottky, baja
potencia
9.5 2 19
54L/74L Común, baja
potencia
33 1 33
54S/74S Schottky,
potencia normal
3 19 57
54/74 Común, potencia
normal
10 10 100
54H/74H Común, alta
potencia
6 22 132
UNMSM-FIEE
17. Mg. Luis Ponce Martínez 17
Escalas de integración N° de puertas Funciones
Pequeña escala de integración (SSI) 1 a 10 Puertas lógicas y
biestables
Mediana escala de integración (MSI) 10 a 100 Sumadores, registros,
contadores, etc.
Gran escala de integración (LSI)
100 a 1 000 Memorias,
microcontroladores y
periféricos
Muy gran escala de integración (VLSI) 1000 a 10 000 Memorias,
microcontroladores y
periféricos
Ultra gran escala de integración (ULSI) 10 000 a 100
000
Microcomputadoras,
memorias y periféricos
Giga gran escala de integración (GLSI) Mas de 100 000 Microcomputadoras,
memorias y periféricos
UNMSM-FIEE
18. Mg. Luis Ponce Martínez 18
UNMSM-FIEE
Salida
Xx Volts
Regulados
C3
1𝞵F
C2
0.1𝞵F
C1
1000𝞵F
220 Volts
T1 D1
LM78XX
IN OUT
GND
19. Mg. Luis Ponce Martínez 19
UNMSM-FIEE
_
Fuente
3V-40V
+
20K
Voltaje de salida
regulado
Voltaje de entrada
1K
24. Mg. Luis Ponce Martínez 24
Representación de funciones: mapas de Karnaugh de hasta 5 variables
El Mapa de Karnaugh es una representación gráfica de una función
booleana. Los minitérminos adjuntos (vecinos) sólo se diferencian en una
variable. Se consideran vecinos también los extremos. La numeración de
las filas y columnas es un código GRAY.
1) Para dos variables:
0 1
1 1
A
1
0
B 0 1
F
A B
0
1
0
1
0
0
1
1
0
1
1
1
LUGAR 0
LUGAR 1
LUGAR 2
LUGAR 3
UNMSM-FIEE
25. Mg. Luis Ponce Martínez 25
2) Para tres variables:
1 0 0 1
1 0 1 0
A
1
0
BC
00 01 11 10
F
C
B
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
1
0
1
0
1
0
0
1
LUGAR 0
LUGAR 1
LUGAR 2
LUGAR 3
A
0
0
0
0
1
1
1
1
LUGAR 4
LUGAR 5
LUGAR 6
LUGAR 7
UNMSM-FIEE
26. Mg. Luis Ponce Martínez 26
3) Para cuatro variables:
1 0 0 1
1 1 1 0
0 1 1 1
1 1 0 1
AB
01
00
CD 00 01 11 10
11
10
A B C D F
0 0 0 0 1 → LUGAR 0
0 0 0 1 0 → LUGAR 1
0 0 1 0 1 → LUGAR 2
0 0 1 1 0 → LUGAR 3
0 1 0 0 1 → LUGAR 4
0 1 0 1 1 → LUGAR 5
0 1 1 0 0 → LUGAR 6
0 1 1 1 1 → LUGAR 7
1 0 0 0 1 → LUGAR 8
1 0 0 1 1 → LUGAR 9
1 0 1 0 1 → LUGAR 10
1 0 1 1 0 → LUGAR 11
1 1 0 0 0 → LUGAR 12
1 1 0 1 1 → LUGAR 13
1 1 1 0 1 → LUGAR 14
1 1 1 1 1 → LUGAR 15
UNMSM-FIEE
31. Simplificación de mapas de Karnaugh
1) Sea el mapa adjunto
Mg. Luis Ponce Martínez 31
0 0 1 1
0 1 1 0
x
1
0
yz
00 01 11 10
La función es la suma de mini términos 2, 3,5 y 7 . Es decir:
𝐹 𝑥, 𝑦, 𝑧 = 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑥 ∙ 𝑦 ∙ 𝑧
UNMSM-FIEE
32. Simplificación de mapas de Karnaugh
Agrupando los mini términos 2 con 3 y los mini
términos 5 con 7 y sacando factor común, queda
Mg. Luis Ponce Martínez 32
𝐹 𝑥, 𝑦, 𝑧 = 𝑥 ∙ 𝑦 ∙ (𝑧 + 𝑧) + 𝑥 ∙ 𝑧 ∙ 𝑦 + 𝑦 = 𝑥 ∙ 𝑦 + 𝑥 ∙ 𝑧
UNMSM-FIEE
33. Simplificación de mapas de Karnaugh
2) Sea el mapa adjunto
Mg. Luis Ponce Martínez 33
0 0 0 1
0 0 1 1
x
1
0
yz
00 01 11 10
La función es la suma de mini términos 2,6 y 7 . Es decir:
𝐹 𝑥, 𝑦, 𝑧 = 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑥 ∙ 𝑦 ∙ 𝑧
UNMSM-FIEE
34. Simplificación de mapas de Karnaugh
Agrupando los mini términos 2 con 6 y los mini
términos 6 con 7 y sacando factor común, queda
Mg. Luis Ponce Martínez 34
𝐹 𝑥, 𝑦, 𝑧 = 𝑦 ∙ 𝑧 ∙ (𝑥 + 𝑥) + 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑧 = 𝑦 ∙ 𝑧 + 𝑥 ∙ 𝑦
𝐹 𝑥, 𝑦, 𝑧 = 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑥 ∙ 𝑦 ∙ 𝑧
UNMSM-FIEE
35. Simplificación de mapas de Karnaugh
3) Sea el mapa adjunto
Mg. Luis Ponce Martínez 35
0 0 1 1
0 0 1 1
x
1
0
yz
00 01 11 10
La función es la suma de mini términos 2,3,6 y 7 . Es decir:
𝐹 𝑥, 𝑦, 𝑧 = 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑥 ∙ 𝑦 ∙ 𝑧+ 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑥 ∙ 𝑦 ∙ 𝑧
UNMSM-FIEE
36. Simplificación de mapas de Karnaugh
Agrupando los mini términos 2 con 3 y los mini
términos 6 con 7 y sacando factor común, queda
Mg. Luis Ponce Martínez 36
𝐹 𝑥, 𝑦, 𝑧 = 𝑥 ∙ 𝑦 ∙ (𝑧 + 𝑧) + 𝑥 ∙ 𝑦 ∙ 𝑧 + 𝑧 = 𝑥 ∙ 𝑦 + 𝑥 ∙ 𝑦
= 𝑥 + 𝑥 ∙ 𝑦 = 𝑦
UNMSM-FIEE
37. ¿Cómo realizar estas operaciones de forma
sistemática?
1. Realizar agrupaciones de 1's con sus vecinos lo mayor posible pero
siempre en cantidades potencias de 2.
2. No dejar ningún 1 sin agrupar. Puede ocurrir que un 1 pertenezca a más
de una agrupación. No se pueden coger agrupaciones dentro de
agrupaciones.
3. Por cada agrupación de 1's resulta un producto de variables. Cuanto
más 1's se agrupen, más sencilla resultará la expresión de esa
agrupación. En MK de 5 variables, las agrupaciones que tomen 1’s de las
dos porciones deben ser simétricas respecto al eje central.
Mg. Luis Ponce Martínez 37
UNMSM-FIEE
38. ¿Cómo realizar estas operaciones de forma
sistemática?
4. En cada agrupación, cada una de las variables puede aparecer
en alguno de los siguientes casos:
a) Si siempre vale 1 -----> Se pone afirmada.
b) Si siempre vale 0 -----> Se pone negada.
c) Si cambia de valor (50% de los casos un valor y el otro 50% otro
valor)-----> No se pone.
5. La expresión de la función booleana será la suma lógica de
todos los productos que hayan salido.
Mg. Luis Ponce Martínez 38
UNMSM-FIEE
39. Ejemplos de 2 variables
Mg. Luis Ponce Martínez 39
0 1
0 1
A
1
0
B 0 1
𝑭 = 𝑩
0 1
1 0
A
1
0
B 0 1
𝑭 = 𝑨𝑩 + 𝑨𝑩
A
1
0
B 0 1
𝑭 = 𝑨 + 𝑩
1 1
1 0
UNMSM-FIEE
40. Ejemplos de 3 variables
Mg. Luis Ponce Martínez 40
0 1 1 0
1 1 0 0
x
1
0
yz
00 01 11 10
𝑭 = 𝑨𝑩 + 𝑨𝑪
1 0 0 1
1 1 1 0
x
1
0
yz
00 01 11 10
𝑭 = 𝑨𝑪 + 𝑩𝑪 + 𝑨𝑪
UNMSM-FIEE
43. Observación
• En caso de que una agrupación de unos abarque las dos
mitades, para que sea una agrupación válida se deben
repartir los unos al 50% en ambas mitades. Puede ocurrir
que dos agrupaciones formen una única agrupación. Para
ello deben ser simétricas respecto al eje central del mapa. En
este ejemplo ocurre con las señaladas en color rosa.
Mg. Luis Ponce Martínez 43
UNMSM-FIEE
44. Simplificación como Suma de Productos y como
Productos de Sumas
• A continuación tenemos un ejemplo de una función F de 4 variables que se va
a simplificar como suma de productos agrupandos unos. En el mapa de la
derecha está la función complementaria 𝑭 , que también se simplifica como
suma de productos agrupandos unos.
Mg. Luis Ponce Martínez 44
1 1 0 1
0 1 0 0
0 0 0 0
1 1 0 1
𝑭 = 𝑩𝑪 + 𝑨𝑩𝑫 + 𝑨𝑪
DC
01
00
BA
00 01 11 10
11
10
0 0 1 0
1 0 1 1
1 1 1 1
0 0 1 0
DC
01
00
BA
00 01 11 10
11
10
𝑭 = 𝑨𝑩 + 𝑪𝑫 + 𝑨𝑪
UNMSM-FIEE
45. • Si negamos la función 𝑭 , quedará doblemente negada, es decir, la propia ,
que ahora tendrá una expresión algebraica dada como producto de sumas.
• 𝑭 = 𝑨 ∙ 𝑩 + 𝑪 ∙ 𝑫 + 𝑨𝑪 = 𝑨 ∙ 𝑩 ∙ 𝑪𝑫 ∙ 𝑨𝑪 =
• (𝑨 + 𝑩) ∙ (𝑪 + 𝑫) ∙ (𝑨 + 𝑪)
• A esta misma expresión se habría llegado aplicando el criterio general. Una
agrupación de ceros produce una suma (entre paréntesis). Las variables
aparecerán según el siguiente criterio:
• Las variables que siempre valen 1 aparecen NEGADAS.
• Las variables que siempre valen 0 aparecen AFIRMADAS.
• Las variables que cambian, desaparecen.
• Según este criterio, directamente aplicado al mapa de ceros del mapa de
la izquierda, quedaría:
𝑭 = (𝑨 + 𝑩) ∙ (𝑪 + 𝑫) ∙ (𝑨 + 𝑪)
Mg. Luis Ponce Martínez 45
UNMSM-FIEE
46. IMPLEMENTACIÓN DE FUNCIONES SÓLO CON PUERTAS
NAND/NOR.
• Se basa en hacer 𝑭 = 𝑭 y aplicar
una de las leyes de De Morgan al
inversor inferior
• Ejemplo
• 𝑺 = 𝑩 ∙ 𝑪 + 𝑨 ∙ 𝑩 ∙ 𝑫 + 𝑨 ∙ 𝑪
• Se puede expresar como
• 𝑺 = 𝑩 ∙ 𝑪 ∙ 𝑨 ∙ 𝑩 ∙ 𝑫 ∙ 𝑨 ∙ 𝑪
• Cuya implementación es (Solo
NAND)
Mg. Luis Ponce Martínez 46
UNMSM-FIEE
47. IMPLEMENTACIÓN DE FUNCIONES SÓLO CON PUERTAS
NAND/NOR.
• Ejemplo
• 𝑺 = (𝑨 + 𝑪) ∙ (𝑪 + 𝑫) ∙ (𝑨 + 𝑩)
• Se puede expresar como
• 𝑺 = (𝑨 + 𝑪) + (𝑪 + 𝑫) + (𝑨 + 𝑩)
• Cuya implementación es (Solo
NOR)
Mg. Luis Ponce Martínez 47
UNMSM-FIEE
48. CONDICIONES DE “NO IMPORTA” (DON’T CARE).
Mg. Luis Ponce Martínez 48
A B C D P Q R S
0 0 0 0 0 0 1 1
0 0 0 1 0 1 0 0
0 0 1 0 0 1 0 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 1 1
0 1 0 1 1 0 0 0
0 1 1 0 1 0 0 1
0 1 1 1 1 0 1 0
1 0 0 0 1 0 1 1
1 0 0 1 1 1 0 0
1 0 1 0 X X X X
1 0 1 1 X X X X
1 1 0 0 X X X X
1 1 0 1 X X X X
1 1 1 0 X X X X
1 1 1 1 X X X X
UNMSM-FIEE
49. CONDICIONES DE “NO IMPORTA” (DON’T CARE).
Mg. Luis Ponce Martínez 49
• Como los códigos 1010 a 1111 no están permitidos en BCD,
no tiene sentido plantearse cuáles serán los valores de la
función es ese caso, y se ponen “X”, condiciones de “no
importa”. A la hora de simplificar, se le dará a las “X” el valor
que nos convenga para hacer simplificaciones mas sencillas,
en la confianza de que nunca entrará un valor prohibido.
Desde el momento que a las condiciones de “no importa” se
les asigna un valor, en caso de introducir una entrada
prohibida, la salida sería el valor binario que le hayamos
asignado a dicha condición de “no importa”.
UNMSM-FIEE
50. Mapas y Simplificaciones
Mg. Luis Ponce Martínez 50
0 0 0 0
0 1 1 1
x x x x
1 1 x x
AB
01
00
CD
00 01 11 10
11
10
𝑭 = 𝑨 + 𝑩 ∙ 𝑪 + 𝑩 ∙ 𝑫
F
A B C D
UNMSM-FIEE
51. Mapas y Simplificaciones
Mg. Luis Ponce Martínez 51
0 1 1 1
1 0 0 0
x x x x
0 1 x x
AB
01
00
CD
00 01 11 10
11
10
𝑭 = 𝑪 ∙ 𝑫 ∙ 𝑩 + 𝑫 ∙ 𝑩 + 𝑪 ∙ 𝑩
B C D
F
UNMSM-FIEE
52. Mapas y Simplificaciones
Mg. Luis Ponce Martínez 52
1 0 1 0
1 0 1 0
x x x x
1 0 x x
AB
01
00
CD
00 01 11 10
11
10
𝑭 = 𝑪 ∙ 𝑫 + 𝑪 ∙ 𝑫
C D
F
UNMSM-FIEE
53. Mapas y Simplificaciones
Mg. Luis Ponce Martínez 53
1 0 0 1
1 0 0 1
X X X X
1 0 X X
AB
01
00
CD
00 01 11 10
11
10
𝑭 = 𝑫
D F
UNMSM-FIEE
