Este documento describe los biestables o flip-flops, que son circuitos digitales capaces de almacenar un bit de información. Explica que existen biestables asíncronos y síncronos, y describe los tipos principales como RS, JK, D y T, indicando sus tablas de verdad y funcionalidad. También menciona que los biestables se usan como células de memoria elementales en sistemas secuenciales digitales.

1. FLIP FLOPs

2. • Un biestable, es capaz de permanecer en un estado
determinado o también de cambiar de estado.
• Esta característica es ampliamente utilizada en electrónica
digital para memorizar información.
• Se les puede considerar memorias de 1 bit, puesto que son
celdas capaces de almacenar un "bit" de información.
• El paso de un estado a otro se realiza variando sus entradas.

3. 3
Elementos de memoria: Biestables (Flip-Flop)
Constituyen las células elementales de memoria de los sistemas secuenciales.
Memorizan un bit de información, adoptando dos estados estables, “0” y “1”, en
sus salidas Q y Q´ (variables de estado) que perduran en el tiempo aunque
desaparezca la excitación que los originó.
Para modificar el estado de los biestables, es necesario añadir entradas externas al
núcleo de memorización. Esto recibe el nombre de lógica de disparo, y su valor
determina el valor de Q.
Atendiendo a la lógica de disparo los biestables se clasifican en RS, JK, D y T.
Si además añadimos señal de reloj o no, serían síncronos o asíncronos.

4. Modelo:
Decodificador
SET/RESET
 Celda Básica
SET
RESET
Q
Q
Q(H)
Q(L)
ENTRADAS
CONTROL
Clock
CK
-Es una máquina secuencial Clase C.
-Presenta dos trayectorias de realimentación.
-El diseño de una máquina sincrónica usando
FFs posee múltiples niveles de realimentación.

5. EJEMPLO: FLIP FLOP RS
Nótese que, las entradas R y S se ejecutan
hacia la siguiente compuerta solo durante
el pulso del reloj.

6. MÁQUINA DE ESTADOS FINITOS:
Es un circuito secuencial que tiene un número finito de condiciones diferentes
(ESTADOS) en los cuales una máquina secuencial puede funcionar.
Se representa mediante un diagrama de estados. El cual presenta un estado
como un círculo y la transmisión entre estados se indica por líneas dirigidas que
conectan los círculos.
Un computador es una
máquina secuencial.

7. Diagramas de Estado
▪ Representación gráfica de los Autómatas de Estados
Finitos (Finite State Machines, FSM)

8. Ejemplo de Diagrama de
Transición de Estados (DTE)

9. TIPOS DE BIESTABLES
(FLIP FLOPs)

11. BIESTABLES
ASÍNCRONOS

12. BIESTABLE RS NOR
BIESTABLES ASÍNCRONOS
S
0
0
1
1
R
0
1
0
1
Q(t+1)
Q(t)
0
1
Indeseable
Q(t+1)
Q(t)
1
0
S
0
0
0
0
1
1
1
1
R
0
0
1
1
0
0
1
1
Q(t)
0
1
0
1
0
1
0
1
Q(t+1)
0
1
0
0
1
1
-
-
No cambia
Reset
Set
- -
Indeseable
Cuando RS la salida
sigue a la S
No cambia
S
R Q
Q
Tabla de Verdad

13. BIESTABLE RS NOR
BIESTABLES ASÍNCRONOS
Q(t)
0
0
1
1
Q(t+1)
0
1
0
1
S
R Q
Q
Tabla de Transición
S
0
1
0
X
R
X
0
1
0

14. BIESTABLE RS NAND
BIESTABLES ASÍNCRONOS
S
0
0
1
1
R
0
1
0
1
Q(t+1)
Q(t)
0
1
Indeseable
Q(t+1)
Q(t)
1
0
S
0
0
0
0
1
1
1
1
R
0
0
1
1
0
0
1
1
Q(t)
0
1
0
1
0
1
0
1
Q(t+1)
-
-
1
1
0
0
0
1
No cambia
Reset
Set
- -
Indeseable
Cuando RS la salida
sigue a la R
No cambia
S
R Q
Q
Tabla de Verdad

15. BIESTABLE RS NAND
BIESTABLES ASÍNCRONOS
Q(t)
0
0
1
1
Q(t+1)
0
1
0
1
Tabla de Transición
S
1
0
1
X
R
X
1
0
1
S
R Q
Q

16. BIESTABLE JK
BIESTABLES ASÍNCRONOS
J
0
0
1
1
K
0
1
0
1
Q(t+1)
Q(t)
0
1
Cambia
Q(t+1)
Q(t)
1
0
J
0
0
0
0
1
1
1
1
K
0
0
1
1
0
0
1
1
Q(t)
0
1
0
1
0
1
0
1
Q(t+1)
0
1
0
0
1
1
1
0
No cambia
Reset
Set
Cambia
Cuando JK la salida
sigue a la J
No cambia
K
J Q
Q
Tabla de Verdad
Q(t) Q(t)
Oscilación para J=K=1 → Carreras →
No se suelen usar → Sol: Biestable JK
M/S

17. BIESTABLE JK
BIESTABLES ASÍNCRONOS
Q(t)
0
0
1
1
Q(t+1)
0
1
0
1
Tabla de Transición
J
0
1
X
X
K
X
X
1
0
K
J Q
Q

18. BIESTABLE TIPO T ( = JK cortocircuitando J=K)
BIESTABLES ASÍNCRONOS
T
0
0
1
1
Q(t)
0
1
0
1
Tabla de Verdad
Q(t+1)
0
1
1
0
T Q
Q
No cambia
Cambia (TOGGLE)

19. BIESTABLE TIPO D ( No hace nada, sirve de memoria)
BIESTABLES ASÍNCRONOS
Q(t)
Q(t)
D

20. BIESTABLES
SÍNCRONOS

21. NECESIDAD DE SISTEMAS SÍNCRONOS
Generación de un GLITCH

22. NECESIDAD DE SISTEMAS SÍNCRONOS
Efecto de un GLITCH sobre un biestable
Son impulsos cortos no deseados en la
salida de un sistema digital antes de llegar
a la estabilidad de la salida deseada,
producidos por los retardos que genera el
sistema debido a la capacidad de
respuesta que presenta sus elementos en
el tiempo.

23. Entradas asíncronas → no dependen de reloj → PRESET (poner a 1
la salida) y CLEAR (poner a 0 la salida)
BIESTABLES SÍNCRONOS
Activas a nivel alto Activas a nivel bajo
PR
CLR
PR
CLR
No pueden estar activas a la vez

24. Entradas de reloj → CK, CLK, CLOCK ...
BIESTABLES SÍNCRONOS
Disparo por nivel
nivel alto
CLK
nivel bajo
CLK
Disparo por flanco
flanco de
subida CLK
flanco de
bajada CLK

25. Entradas síncronas → dependen del reloj → R, S, J, K, T, D
BIESTABLES SÍNCRONOS
S
R
K
J T

26. Orden de prioridad:
1.- Entradas Asíncronas
2.- Entrada de Reloj
3.- Entradas Síncronas
BIESTABLES SÍNCRONOS
S
R Q
Q
PR
CLR
CLK S
R Q
Q
PR
CLR
CLK

27. BIESTABLE RS SÍNCRONO ACTIVADO POR NIVEL
BIESTABLES SÍNCRONOS
S
R Q
Q
C
C S R Q Q
0 X X Q Q
1 0 0 Q Q
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1

28. BIESTABLE RS SÍNCRONO CON ENTRADAS ASÍNCRONAS
BIESTABLES SÍNCRONOS
S
R Q
Q
PR
CLR
CLK
C S R Q(t+1)
X X X 1
X X X 0
X X X 1*
0 0 Q(t)
1 0 1
0 1 0
1 1 Indeterminado
Indeseado
PR CLR
0 1
1 0
0 0
1 1
1 1
1 1
1 1

29. BIESTABLE RS SÍNCRONO ACTIVADO POR FLANCO (FLIP-FLOP)
BIESTABLES SÍNCRONOS
S
R Q
Q
CLK
C S R Q Q
X X Q Q
0 0 Q Q
0 1 0 1
1 0 1 0
1 1 1 1

30. SET
RESET

34. BIESTABLE JK MAESTRO ESCLAVO (MASTER-SLAVE)
BIESTABLES SÍNCRONOS

35. FLIP-FLOP JK SÍNCRONO ACTIVADO POR FLANCO
BIESTABLES SÍNCRONOS
K
J Q
Q
CLK
K
J Q
Q
CLK
C S R Q Q
X X Q Q
0 0 Q Q
0 1 0 1
1 0 1 0
1 1 Q Q
C S R Q Q
X X Q Q
0 0 Q Q
0 1 0 1
1 0 1 0
1 1 Q Q

36. BIESTABLE TIPO D
BIESTABLES SÍNCRONOS
D Q
Q
CLK
C D Q(t) Q(t+1)
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
Modo memoria
Modo transparente

37. FLIP-FLOP TIPO D
BIESTABLES SÍNCRONOS

41. FLIP-FLOP TIPO T
BIESTABLES SÍNCRONOS