Este documento presenta un laboratorio sobre latchs, flip-flops y máquinas de estado finito. Contiene 7 ejercicios para comprobar el funcionamiento de diferentes tipos de latchs y flip-flops, diseñar contadores y máquinas de estado usando estas herramientas. El objetivo es familiarizarse con los dispositivos de memoria y su aplicación en circuitos secuenciales y máquinas de estado finito.

1. 1
LATCH, FLIP-FLOPS, MAQUINAS DE ESTADOS FINITOS
I. OBJETIVOS
1. Compruebe el funcionamiento de los flip flops en Maquinas de Estados Finitos.
2. Compruebe el funcionamiento de los flip flops en Registros y Contadores.
II. MATERIALES
1. Fuente regulada de + 5 VDC
2. Circuitos Integrados: Utilizados en las experiencias anteriores, asimismo escoger
entre los siguientes:
7476, 74190, 74193, 2716, 2732, 6116, 4116, 2114.
3. Resistencias de 330 Ω, ¼ w.
4. Diodos LED.
5. Display de 7 segmentos.
6. Protoboard.
7. Cable telefónico para conexiones.
8. Alicate de punta.
III. CUESTIONARIO
1. Compruebe en el laboratorio el funcionamiento de los siguientes dispositivos de
memoria: Latch SET; Latch RESET; Latch SET-RESET, construido con puertas NOR;
Latch SET-RESET, construido con puertas NAND. Latch S-R construido con
compuertas NOR y controlado por compuertas y Latch S-R construido con compuertas
NAND y controlado por compuertas.
2. Implemente el circuito de la figura. Coloque la línea de inicio a “0” y luego colóquela a
“1”. ¿Cuál es la secuencia seguida por QBQA?. Retorne la línea de inicio a “0”. ¿Qué
ocurre en la salida al recibir más pulsos de reloj? Coloque en la salida de QAQB leds
para observar la secuencia de salida y lo que ocurre al recibir más pulsos de reloj.
UNI-FIEE SISTEMAS DIGITALES I CICLO 2019-1
EE-635 MNO CUARTO LABORATORIO

2. 2
3. Para el diagrama de estados mostrado, determine:
a) Tabla de estados.
b) Tabla de estados reducida.
c) Implemente el circuito con FF J-K.
d) Halle la secuencia de estados cuando x = 0.
e) Halle la secuencia de estados cuando x = 1.
4. Diseñe e implemente en el laboratorio, un circuito secuencial utilizando FF tipo D,
conectados en cascada, de modo que desplace un bit hacia la derecha y recircule
continuamente.
5. Construir a partir de latches S-R construidos con compuertas NOR o NAND,
comprobados anteriormente, los siguientes FF: S-R, D, J-K y T. Comprobar su
funcionamiento utilizando el timer 555 como reloj (configuración astable). Visualizar Q
y Q’, las salidas de los FF visualizadas en LED’s.

3. 3
6. Utilizando la herramienta Quartus Max Plus II o ISE de XILINX, un circuito contador
escalador que proporcione la secuencia: 5, 7, 2, 0, 4, 5, … Según el procedimiento
siguiente:
a) Crear el esquemático.
b) Asignar pines de entrada y salida.
c) Conectar los símbolos.
d) Editar los nombres de los pines.
e) Asignar número de pines.
f) Compilar el proyecto.
g) Simular el proyecto.
7. Utilizando la herramienta Quartus Max Plus II o ISE de XILINX, la máquina de
estados que reconozca la secuencia 0011, aun traslapadas. Según el procedimiento:
a) Crear el esquemático.
b) Asignar pines de entrada y salida.
c) Conectar los símbolos.
d) Editar los nombres de los pines.
e) Asignar número de pines.
f) Compilar el proyecto.
g) Simular el proyecto.
IV. INFORME El informe contendrá lo siguiente:
1. Resumen teórico.
2. Cuestionario desarrollado (indicando la solución y tablas de combinaciones).
3. Resultados experimentales de la practica (visados por el profesor).
4. Observaciones, conclusiones y recomendaciones.
5. Bibliografía.
DURACION: Dos (02) semanas.