Sequential

Universidad Autónoma Metropolitana
Diseño lógico
Tema: Circuitos secuenciales
Profesor:
Adán G. Medrano Chávez
agmc@azc.uam.mx

Introducción
Contenido Casa abierta al tiempo
1 Introducción
2 Cerrojos
3 Flip-ﬂops
4 Simulación de cerrojos y biestables
5 Arreglos de elementos de memoria
6 Máquinas de estado ﬁnito
Universidad Autónoma Metropolitana Adán G. Medrano-Chávez 2

Introducción
Contexto tecnológico Casa abierta al tiempo
Observación
Los sistemas digitales que usamos
cotidianamente tiene la capacidad de
retener información temporalmente,
e.g. con una calculadora no tenemos
que dejar apretados los botones que
oprimimos porque la calculadora los
guarda en memoria.
3
6
AC
C 9
2
5
8
1
4
7
=
+
-
0
-100
Calculador maizoro.

Introducción
Circuitos secuenciales Casa abierta al tiempo
Deﬁnición1
Son circuitos integrados por compuertas lógicas cuya salida depende de
la entrada actual y la pasada, la cual es almacenada en elementos de
memoria constituidos por compuertas lógicas. A diferencias de los
circuitos combinacionales, los secuenciales tienen rizos de
retroalimentación.
1
Hwang, E. «Digital logic and microprocessor design with VHDL», Brooks/Cole, 2005.

Introducción
Circuito secuencial Casa abierta al tiempo
Deﬁnición
Circuito eléctrico compuesto de un
bloque combinacional y una memoria
cuya salida retroalimenta al bloque
combinacional.
Características
• El valor actual almacenado en la
memoria se conoce como el
estado del circuito
• La salida del circuito y el valor de
la memoria depende de:
• Su estado actual
• El valor actual de las entradas

Introducción
Estado Casa abierta al tiempo
Deﬁnición
Es el valor del bit almacenado por el elemento de memoria. El valor del
estado está siempre disponible a la salida del elemento de memoria, así,
el estado es igual a la salida.

Introducción
Clasificación de los circuitos secuenciales Casa abierta al tiempo
Asíncronos
Circuitos cuyo comportamiento
depende de que ocurra un cambio en
la entrada y del orden en el que
cambien las entradas. Estos circuitos
pueden considerarse como circuitos
combinacionales con
retroalimientación. Los cerrojos
(latches) son los representantes de
esta categoría.
Síncronos
Circuitos que cambian de estado
cuando se presenta un evento de
sincronización. Este evento es la
ocurrencia del flanco de subida (o
bajada) de un onda cuadrada con
período τ llamada señal de reloj. Los
biestables (flip-flops) son los
representantes de esta categoría.

Introducción
Objetivos del tema Casa abierta al tiempo
Objetivo general
Al ﬁnal de este tema el alumno será
capaz de diseñar un procesador de
propósito especíﬁco.
Objetivos particulares
• Comprender cómo funcionan los
circuitos digitales que pueden
almacenar información.
• Entender las estrategias de
diseño de registros y memorias
• Entender el funcionamiento de
las máquinas de estados
• Entender cómo se implementa un
programa sencillo en hardware

Cerrojos
1 Introducción
2 Cerrojos
3 Flip-ﬂops

Cerrojos
Cerrojos Casa abierta al tiempo
Deﬁnición
Es el elemento más simple de memoria
para almacenar un bit. Tiene dos
nodos simétricos etiquetados como Q
y Q’ que se comportan como salida y
como entrada. Dichos nodos también
representan sus estados estables.
Q
Q’

Cerrojos
Cerrojo RS Casa abierta al tiempo
Características
• Posee dos entradas S’ y R’
• Se construye con compuertas
NAND
• Posee dos estados: set y reset
• El estado set se establece cuando
S’ = 0 y R’ = 1
• El estado reset se establece
cuando S’ = 1 y R’ = 0
Q
R’
S’
Q’

Cerrojos
Tabla de funcionamiento del cerrojo RS
Q
R’
S’
Q’

Cerrojos
Problema
Compruebe la tabla de funcionamiento del cerrojo RS por medio de
simulación.
Salida de un cerrojo RS

Cerrojos
Estado indeﬁnido:
Ocurre cuando:
las dos entradas S’ y R’ cambian de cero a uno al mismo tiempo y
el retardo de compuerta y el de propagación sean exactamente el mismo
Bajo el estado indeﬁnido, el valor de las salidas Q y Q’ oscila
Si los retardos de compuerta y de propagación no son los mismo, entonces el latch no
oscilará, pero no se conocerá el siguiente estado
En la práctica, es casi imposible que el retardo de compuerta y el de propagación sean
exactamente el mismo
Para evitarlo, S’ debe cambiar a uno antes que R’ o viceversa.

Cerrojos
Cerrojo RS con habilitador Casa abierta al tiempo
Características:
Posee dos entradas S y R
Se construye con cuatro
compuertas NAND
Posee dos estados: set y reset
El estado anterior se preserva
cuando E = 0
El estado set se establece cuando
E = 1, S = 1 y R = 0
El estado reset se establece
cuando E = 1, S = 0 y R = 1
No evita el estado indeﬁnido
Q
R’
S’
Q’
S
R
E

Cerrojos
Cerrojo D Casa abierta al tiempo
Características:
Garantiza que el estado
indeﬁnido del latch RS no ocurre
porque S’ siempre es diferente
de R’
Sólo tiene una entrada de datos D
El siguiente estado obtiene el
mismo valor que la entrada D
Este latch pierde su capacidad de
almacenar
Q
R’
S’
Q’
D

Cerrojos
Cerrojo D Casa abierta al tiempo
Observación
El latch D se comporta prácticamente como un alambre. ¿Cómo
hacemos que retenga un bit de nueva cuenta?

Cerrojos
Cerrojo D con habilitador Casa abierta al tiempo
Características:
Tiene capacidad de almacenar un
bit ya que Q está directamente
conectado a D
Usa un MUX para poder
sobreescribir el bit que tiene
almacenado
Cuando E está habilitada,
entonces pasa D a Q
Q
R’
S’
Q’
D
0
1
E

Cerrojos
Aplicaciones de los cerrojos Casa abierta al tiempo
Observación
Un cerrojo puede emplearse para
retener la salida salida de un botón o
de un circuito combinacional a pesar
de que la entrada cambie, e.g. la
salida del estatus de un
sumador-restador almacenarse para
que otro circuito las analice. De
hecho, las computadoras así lo hacen.

Flip-ﬂops
1 Introducción
2 Cerrojos
3 Flip-ﬂops

Flip-flops
Flip-flops Casa abierta al tiempo
Definición
Son circuitos que cambian su estado de forma períodica, en el mismo momento e intervalo
regular, y no según cambien sus entradas. Requieren de una señal de reloj: una onda cuadrada
de alta frecuencia generalmente.

Flip-ﬂops
Señal de reloj Casa abierta al tiempo
Datos sobre la señal de reloj:
Es una señal cuadrada que oscila
entre cero y uno
El ciclo de reloj es el tiempo que
transcurre entre ﬂancos de subida
La velocidad del reloj es igual al
número de ciclos por segundo
La velocidad de reloj sólo puede
ser tan rápido como el circuito
más lento
Ciclo de reloj
F. de bajada
F. de subida

Flip-flops
Flip flop D Casa abierta al tiempo
Características:
Su estado cambia con el flaco
positivo del reloj
Se compone de dos latches
conectados en serie
El latch maestro se activa
cuando el reloj es cero
El esclavo se activa cuando el
reloj está en alto
maestro esclavo
D D
E
D QQ
EQ’ Q’
Q
Q’
D
clk

Flip-flops
Flip flop D Casa abierta al tiempo
Observación
El flip flop D cambia su estado en cada flanco de subida, así, solo puede retener la información
durante solo un ciclo de reloj, ¿cómo hacemos que retenga un bit aunque la señal de reloj
cambie?

Flip-ﬂops
Flip ﬂop D con habilitador Casa abierta al tiempo
Q
D
0
1
D
clk
Q
Q’
E
clk

Simulación de cerrojos y biestables
1 Introducción
2 Cerrojos
3 Flip-ﬂops

Simulación de cerrojos tipo D Casa abierta al tiempo
Descripción
Puertos:
• dos entradas de un bit: d y
enable
• dos salidas de un bit: q y ¬q
Comportamiento:
• Siempre que cambie el nivel de
enable:
• Si enable = 0, preserva el
estado (do nothing)
• De lo contrario, q ← d
D Q
¬QE
latch D

1 module latch_d_with_enable (
2 d, // Data input
3 q, // state output
4 q_neg , // not state
5 enable // Control input
6 );
7
8 // port definition
9 input wire d, enable;
10 output reg q, q_neg;
11
12 // Behavioral description
13 always @(enable or d) begin
14 if (enable) begin
15 q <= d;
16 q_neg <= ~d;
17 end
18 end
19
20 endmodule // latch_d
D Q
¬QE
latch D

Simulación de flip-flops tipo D Casa abierta al tiempo
Descripción
Puertos:
• dos entradas de un bit: d y clock
Comportamiento:
• Siempre que ocurre el flanco de
subida de clk:
q ← d
D Q
¬Qclk
flip flop D

1 module flip_flop_d (
2 d, // data input
5 clk // clock signal
6 );
7
9 input wire d, clk;
11
13 always @(posedge clk) begin
14 q <= d;
15 q_neg <= ~d;
16 end
17
18 endmodule // flip_flop_d
D Q
¬Qclk
ﬂip ﬂop D

Simulación de flip-flops tipo D con habilitador Casa abierta al tiempo
Descripción
Puertos:
• tres entradas de un bit: d,
enable y clock
Comportamiento:
• Siempre que ocurre el flanco de
subida de clk:
• Si enable = 0, preserva el
estado (do nothing)
• De lo contrario, q ← d
D Q
¬Qclk
flip flop D
e

1 module flip_flop_d_with_e (
2 d, // data input
5 enable , // enable writing
6 clk // clock signal
7 );
8
10 input wire d, enable , clk;
12
14 always @(posedge clk) begin
16 q <= d;
17 q_neg <= ~d;
18 end
19 end
20 endmodule // flip_flop_d
D Q
¬Qclk
ﬂip ﬂop D
e

Arreglos de elementos de memoria
1 Introducción
2 Cerrojos
3 Flip-ﬂops

Arreglos de elementos de memoria Registros
1 Introducción
2 Cerrojos
3 Flip-ﬂops
Registros

Registros Casa abierta al tiempo
Definición
Arreglos unidimensionales de n bits
integrados por cerrojos o biestables.
Son capaces de almacenar en el
mismo instante n bits, esto implica
que sus puertos de entrada y de salida
de datos están en función de n. El
número de señales de control de estos
dispositivos no cambia aunque n
aumente. Generalmente, la salida ¬q
no es tomada en cuenta.
d7 d6 d5 d4 d3 d2 d1 d0
q7 q6 q5 q4 q3 q2 q1 q0
E
d7 d6 d5 d4 d3 d2 d1 d0
q7 q6 q5 q4 q3 q2 q1 q0
E
clk
Arriba: registro construido con cerrojos D; abajo,
registro construido con flip-flops D con
habilitador.

Aplicaciones con registros
• Elementos de persistencia
• Acumuladores
• Contadores
• Desplazadores
• Memorias
d7 d6 d5 d4 d3 d2 d1 d0
q7 q6 q5 q4 q3 q2 q1 q0
E
d7 d6 d5 d4 d3 d2 d1 d0
q7 q6 q5 q4 q3 q2 q1 q0
E
clk
Arriba: registro construido con cerrojos D; abajo,
registro contruido con ﬂip-ﬂops D con
habilitador.

Implementación en Verilog
Para implementar un registro de n
bits, solo hay que parametrizar la
entrada d y salida de datos q de los
cerrojos y biestables a n bits, e.g. en
el código de la derecha se muestra un
registro de cerrojos tipo D
parametrizado a n bits.
1 module latch_d_reg (
2 d, //n-bit data input
3 q, //n-bit state output
4 enable // control input
5 );
6
7 parameter n = 8;
8
9 input wire[n -1:0] d;
10 input wire enable;
11 output reg[n -1:0] q;
12
14 always @(enable or d) begin
16 q <= d;
17 end
18 end
19
20 endmodule // latch_d

Elementos de persistencia
Los registros se conectan a la salida
de un bloque combinacional para
almacenar la salida producida por una
entrada determinada y descartar los
resultados producidos por otras
entradas.
A B
opcode
result
16 16
4
16vc zne
ALU de 16 bits con un registro del estatus del
procesador (psr) construído con cerrojos D.

Elementos de persistencia
El valor de las banderas solo tiene
sentido cuando se comparan dos
números mediante una resta,
entonces, puede usarse un registro que
se habilite para escritura sólo cuando
un sumador o una ALU efectúa restas.
Si la operación es otra, el registro
mantendrá el valor de las banderas de
la última comparación hecha.
A B
opcode
result
16 16
4
16vc zne
ALU de 16 bits con un registro del estatus del
procesador (psr) construído con cerrojos D.

Acumuladores
Una operación importante realizada
por los sistemas digitales es la suma
de k números. El detalle de esta
operación es que, si se quiere
efectuarse en un paso, requiere de
k − 1 sumadores con propagación de
acarreo, e.g. la suma de a + b + c
requiere de dos sumadores.
FA FA FA FA FA FA FAFA
8a
ci
a[7] a[6] a[5] a[4] a[3] a[2] a[1] a[0]
a+b[7] a+b[6] a+b[5] a+b[4] a+b[3] a+b[2] a+b[1] a+b[0]
cout
b[7] b[6] b[5] b[4] b[3] b[2] b[1] b0]
FA FA FA FA FA FA FAFA
8c
ci
c[7] c[6] c[5] c[4] c[3] c[2] c[1] c[0]
s[7] s[6] s[5] s[4] s[3] s[2] s[1] s[0]cout

Acumuladores
Añadir sumadores para obtener la
suma de k números no es factible
porque esto encarece el hardware. En
la práctica, el resultado de la suma se
almacena en un registro cuyo estado
es tomado como operando secundario
del sumador.
Adder
cout
result
enable
clear
A
n
n
n

Contadores
Registros que almacenan un número cuyo
valor cambia en una unidad cada que se
presenta un evento. El valor almacenado
en los registros puede estar codiﬁcado de
distintas maneras, e.g. el registro puede
almacenar la magnitud de un número
binario, un código Gray o un código
BCD. Los contadores pueden tener un
puerto de entrada de carga de datos
paralela de n bits y un puerto de limpieza
clear. También pueden tener un puerto
ctrl que hace que indica si la cuenta es
ascendente o descendente.
clk
clear
ctrl
counter
d
n
n

Desplazadores
Circuitos síncronos que cargan un
valor de n bits que será desplazado a
la derecha o a la izquierda, según el
valor de un puerto ctrl. Generalmente
se emplean para como convertidores
paralelo-serie o serie-paralelo.

Archivo de registros
Memoria de acceso arbitrario (RAM,
random-access memory) constituida
por m registros síncronos de n bits
que se escriben en el ﬂanco de subida
de una señal de reloj. Generalmente,
se busca que el número de registros m
sea una potencia de dos, mientras que
n puede valer ocho, 16, 32 o 64 bits.
A la derecha se muestra el archivo de
registros visto como un bloque.
input d
addr d
enable w
output d
enable r
clk
addr q
n
log2m
n
log2m

A la entrada, los registros que
componen al archivo están conectados
de la siguiente manera: el puerto d
está conectado al bus de entrada
input d que recibe la información
que será almacenada en la memoria.
El puerto de habilitación en está
conectado a la salida de un
descodiﬁcador que permite escribir
solo un registro a la vez. También
está el puerto clk que recibe la señal
de reloj que sincroniza la escritura de
la memoria.
en
d
clk
q
input d output q
16 bits
From clock signal
From decoder d
16 bits
Fromdecoderr

Cada bit de salida de un registro está
conectado conectado a un búfer de
tercer estado que desconecta
eléctricamente la salida q del bus
output q. Esto se hace para asegurar
que la salida de un solo registro está
conectada al bus de salida output q.
De lo contrario, las señales de salida
de colisionarían.
en
d
clk
q
input d output q
16 bits
From clock signal
From decoder d
16 bits
Fromdecoderr

enableregister
addrd
input d
Dec d
3x8
r7
r6
r5
r4
r3
r2
r1
r0
clk
addrq
Dec r
3x8
output q
enablebuffer
enable w enable r
Diagrama interno de un archivo de ocho registros de ocho
bits.

Escritura del archivo de registros
1 Colocar la dirección de escritura en la entrada del descodificador
addr d
2 Colocar el dato de escritura en el bus input d.
3 Habilitar la entrada en del descodificador d
4 En cuanto se presente el flanco de subida, el data de entrada se
escribirá en el registro que corresponda al valor de entrada el
descodificador d.

Lectura del archivo de registros
1 Colocar la dirección de lectura en la entrada del descodiﬁcador
addr q.
2 A diferencia de la escritura, la lectura puede hacerse en cualquier
instante de tiempo, siempre que el habilitador del descodiﬁcador r
valga uno.

Máquinas de estado ﬁnito
1 Introducción
2 Cerrojos
3 Flip-ﬂops

Máquinas de estado ﬁnito Diseño general
1 Introducción
2 Cerrojos
3 Flip-ﬂops
Diseño general

Máquinas de estado ﬁnito Casa abierta al tiempo
Deﬁnición
Abrv. FSM (Finite State Machine),
también llamadas automata, es un
bloque construído con base en la
lógica secuencial que, ante un
estímulo, cambian su estado
automáticamente produciendo
códigos que se emplean para controlar
otros sistemas digitales. Recuerda que
el estado es la información contenida
en la memoria.
input a
input b
d d d d
outputx
outputy
outputz
NextStateLogic
Memory OutputLogic
Diagrama a bloques de una FSM.

Deﬁnición
Una FSM está integrado por tres
bloques:
función del siguiente estado
memoria
función de salida
input a
input b
d d d d
outputx
outputy
outputz
NextStateLogic
Memory OutputLogic

Función del siguiente estado
Conjunto de ecuaciones booleanas que
están en función de las entradas y el
estado actual de la máquina; calculan
el siguiente estado del autómata.
input a
input b
d d d d
outputx
outputy
outputz
NextStateLogic
Memory OutputLogic

Memoria
Conjunto de elementos de memoria,
normalmente flip flops, que
almacenan un código binario que
representa en estado de la máquina.
El significado del código lo da el
diseñador del autómata.
input a
input b
d d d d
outputx
outputy
outputz
NextStateLogic
Memory OutputLogic

Función de salida
Conjunto de funciones booleanas que,
con base en el estado o las entradas
de la máquina, producen una salida
que permite controlar el
funcionamiento de un sistema digital
externo. Este bloque es opcional y
generalmente es empleado para
traducir el código de la memoria a
otro tipo de código.
input a
input b
d d d d
outputx
outputy
outputz
NextStateLogic
Memory OutputLogic

Clasificación
Con base en las señales de entrada de la lógica combinacional de
salida, las máquinas de estado finito se clasifican en dos:
• Máquinas de Moore
• Máquinas de Mealey

Máquinas de Moore Casa abierta al tiempo
Deﬁnición
Son aquellas cuya lógica
combinacional de salida únicamente
depende del estado actual de la
máquina, lo que implica que el valor
de la salida se mantendrá durante un
ciclo de reloj hasta que el estado de la
máquina cambie nuevamente.
d
d
d
d q
q
q
q
Nextstate
logic Output
logic
clk
a b c d e
Maquina de Moore

Máquinas de Mealey Casa abierta al tiempo
Deﬁnición
En estas FSM, la lógica combinacional
de salida está en función del estado y
de las entradas de la máquina. Esto
implica que el valor de la salida puede
cambiar en el momento en el que las
entradas cambien. Generalmente, este
comportamiento no es deseable, por
lo que se busca que las entradas
cambien de manera síncrona.
d
d
d
d q
q
q
q
Nextstate
logic Output
logic
clk
a b c d e
Máquina de Mealey

Máquinas de estado finito Diseño de máquinas de estados finitos
1 Introducción
2 Cerrojos
3 Flip-flops
Diseño de máquinas de estados finitos

Diseño de máquinas de estados finitos Casa abierta al tiempo
Metodología
1 Determinación de las
características de la FSM
2 Diseño el diagrama de
transiciones
3 Diseño de la tabla de estados
4 Cálculo de las ecuaciones de la
lógica del siguiente estado
lógica combinacional de salida
Explicación
En este paso se tienen que
determinar:
El número de señales de entrada
y salida de la FSM
El tipo de máquina: Moore o
Mealey
La capacidad de memoria de la
máquina y el tipo de flip flop
Si requiere o no un bloque
combinacional de salida

Metodología
transiciones
Explicación
Un diagrama de estados es una gráﬁca
G = (V , E), donde:
V es el conjunto de estados de la
FSM. Generalmente, el número de
estados es igual al número de
códigos de salida. Se representa con
círculos.
E es el conjunto de transiciones
entre estados; las transiciones
pueden estar o no condicionadas a
una señal de entrada. Se
representan con ﬂechas que
conectan a los estados.

Metodología
transiciones
Explicación
En este paso debe generarse una tabla
que contiene todos los códigos
binarios que corresponden a las
siguientes columnas:
Señales de entrada (si las hay)
Estado actual Q(t)
Siguiente estado Q(t + 1)
Entradas de los ﬂip ﬂops (solo
para JK y T)
Lógica combinacional de salida
(si la hay)

Metodología
transiciones
Explicación
Cada puerto de entrada de los flip
flops debe tener asociada una
ecuación booleana que está en
función del siguiente estado de la
máquina y la tabla de característica
de los flip-flop

Metodología
transiciones
Explicación
Cada bit de salida de la FSM debe
tener asociada una ecuación booleana
que está en función del estado actual
para las máquinas de Moore y del
estado actual y las señales de entrada
de la máquina para las máquinas de
Mealy.

Diseño de FSM con ﬂip ﬂops JK Casa abierta al tiempo
Problema
Se desea construir un sistema digital
que cada segundo emita un código de
Gray de tres bits de manera
ascendente. La cuenta debe empezar
en cero y reiniarse cada que se
alcanza el código 100. Con base en
estos datos, ¿qué tipo de máquina es
la que hay que emplear?
Decimal Gray
(0)10 000
(1)10 001
(2)10 011
(3)10 010
(4)10 110
(5)10 111
(6)10 101
(7)10 100
Códigos de Gray.

1. Determinación de las características de la FSM Casa abierta al tiempo
Detalles de la máquina
De acuerdo con el problema:
La máquina no tiene señales de entrada. A la salida emite tres bits
que corresponden a un código Gray.
Como la máquina no tiene señales de entrada, no puede ser una
máquina de Mealey, entonces es de Moore.
La memoria debe almacenar tres bits, por complejidad se usarán
ﬂip ﬂops JK
La FSM no requiere lógica combinacional de salida, porque la
memoria puede almacenar códigos de Gray.

2. Diseño del diagrama de transiciones Casa abierta al tiempo
Detalles del diagrama de estados
Por cada código que vaya a emitir la
FSM hay que dibujar un estado. Después,
hay que conectar cada estado con una
ﬂecha según corresponda, e.g. si en el
estado s0 se emite el código 000 y el
estado s1 emite el código 001, entonces,
de s0 a s1 debe haber una ﬂecha porque
el siguiente estado de 000 es 001.
Además, hay que indicar el estado inicial.
s0
s1
s2
s3
s4
s5
s6
s7
Diagrama de estados de un contador de códigos
Gray de tres bits.

3. Diseño de la tabla de estados Casa abierta al tiempo
Q(t) Q(t + 1) Entradas de los flip-flop
q2 q1 q0 q2 q1 q0 j2 k2 j1 k1 j0 k0
0 0 0 0 0 1 0 0 0 0 1 0
0 0 1 0 1 1 0 0 1 0 0 0
0 1 1 0 1 0 0 0 0 0 0 1
0 1 0 1 1 0 1 0 0 0 0 0
1 1 0 1 1 1 0 0 0 0 1 0
1 1 1 1 0 1 0 0 0 1 0 0
1 0 1 1 0 0 0 0 0 0 0 1
1 0 0 0 0 0 0 1 0 0 0 0
Diseño de la tabla de estados del contador ascendente de códigos Gray.
j k Q(t + 1)
0 0 Q(t)
0 1 reset
1 0 set
1 1 ¬Q(t)
Tabla de funcionamiento de un flip flop
JK.

Observación
Con los flip flip JK existen varias
formas de ir de un estado a otro, e.g.
si Q(t) = 0 y Q(t + 1) = 0 podemos
decir que la memoria se reseteó o que
convervó su estado. Esto implica que
para transitar de cero a cero puedes
darle a la memoria las combinaciones
(j = 0, k = 0) y (j = 0, k = 1) y
ambas son válidas.
Q(t) Q(t + 1) j k
0 0 0 ×
0 1 1 ×
1 0 × 1
1 1 × 0
Tabla de funcionamiento para optimizar la lógica
del siguiente estado con los flip-flop JK.

Q(t) Q(t + 1) Entradas de los flip-flop
q2 q1 q0 q2 q1 q0 j2 k2 j1 k1 j0 k0
0 0 0 0 0 1 0 × 0 × 1 ×
0 0 1 0 1 1 0 × 1 × × 0
0 1 1 0 1 0 0 × × 0 × 1
0 1 0 1 1 0 1 × × 0 0 ×
1 1 0 1 1 1 × 0 × 0 1 ×
1 1 1 1 0 1 × 0 × 1 × 0
1 0 1 1 0 0 × 0 0 × × 1
1 0 0 0 0 0 × 1 0 × 0 ×
Diseño de la tabla de estados del contador ascendente de códigos Gray.
Q(t) Q(t + 1) j k
0 0 0 ×
0 1 1 ×
1 0 × 1
1 1 × 0
Tabla de funcionamiento para optimizar la
lógica del siguiente estado con flip-flop JK.

4. Cálculo de las ec. booleanas del siguiente estado Casa abierta al tiempo
0 0 0 1
× × × ×
q1q0
q2
j2
1 0 0 0
q1q0
q2
k2
0 1
0 0 × ×
q1q0
q2
j1
0 0
1 0
q1q0
q2
k1
1 0
0 1
q1q0
q2
j0
0 1
× 1 0 ×
q1q0
q2
k0
× × × ×
× ×
× ×
× ×
× ×
× × × ×
00 01 11 10
0
1
00 01 11 10
00 01 11 10 00 01 11 10
00 01 11 1000 01 11 10
0
1
0
1
0
1
0
1
0
1
Mapas de Karnaugh que corresponden a la
entradas JK de cada ﬂip ﬂop de la memoria de
la FSM.
Ecuaciones boolenas
j2 = q1 ∧ ¬q0
k2 = ¬q1 ∧ ¬q0
j1 = ¬q2 ∧ q0
k1 = q2 ∧ q0
j0 = ¬(q2 ⊕ q1)
k0 = (q2 ⊕ q1)

Contador ascendente de tres bits en código Gray Casa abierta al tiempo
Observación
Para que el contador funcione
correctamente es necesario
reestablecer el estado de la memoria
antes de que comience a operar.
j
k
reset
q
¬q
k
reset
q
¬q
j
k
reset
q
¬q
j
k
clk
reset
q2
¬q2
q1
¬q1
q0
¬q0
q1
¬q0
¬q1
¬q0
¬q2
q0
q2
q0
q2
q1
q2
q1

Diseño de FSM con flip flops tabla Casa abierta al tiempo
Problema
Diseñe un contador ascendente/descendente que cuente en el rango
[−4, +3] con flip flops T. El contador debe poseer una entrada ctrl
que determina el sentido de la cuenta; si ctrl = 1, entonces la cuenta
es descendete, de lo contrario, la cuenta es ascendente.

1. Determinación de las características de la FSM Casa abierta al tiempo
Detalles de la máquina
De acuerdo con el problema:
La máquina tiene una señal que controla el sentido de la cuenta
(ascendente/descendente). A la salida emite tres bits que
corresponden a un código en complemento a dos.
La FSM no requiere lógica combinacional de salida, porque la
memoria puede almacenar códigos en complemento a dos
directamente.
La memoria debe almacenar tres bits en ﬂip ﬂops T.
La FSM es una máquina de Moore porque no tenemos un bloque
combinacional de salida que pueda ser controlado por la entrada
ctrl

2. Diseño del diagrama de transiciones Casa abierta al tiempo
Detalles del diagrama de estados
El contador tiene que emitir ocho
códigos diferentes, por lo que el
diagrama de estados tendrá ocho
estados. La transición entre los estados
está determinada por el valor de la señal
ctrl: si ctrl = 1, entonces la transición
es hacia el estado antecesor, de los
contrario, la transición se da hacia el
estado sucesor. El estado inicial es cero.
S0
S1
S2
S3
S4
S5
S6
S7
Diagrama de estados de un contador de códigos
en complemento a dos de tres bits.

Entrada Q(t) Q(t + 1) Entradas T
ctrl q2 q1 q0 q2 q1 q0 t2 t1 t0
0 0 0 0 0 0 1 0 0 1
0 0 0 1 0 1 0 0 1 1
0 0 1 0 0 1 1 0 0 1
0 0 1 1 1 0 0 1 1 1
0 1 0 0 1 0 1 0 0 1
0 1 0 1 1 1 0 0 1 1
0 1 1 0 1 1 1 0 0 1
0 1 1 1 0 0 0 1 1 1
1 0 0 0 1 1 1 1 1 1
1 1 1 1 1 1 0 0 0 1
1 1 1 0 1 0 1 0 1 1
1 1 0 1 1 0 0 0 0 1
1 1 0 0 0 1 1 1 1 1
1 0 1 1 0 1 0 0 0 1
1 0 1 0 0 0 1 0 1 1
1 0 0 1 0 0 0 0 0 1
Diseño de la tabla de estados del contador ascendente/descendente de
códigos en complemento a 2.
t Q(t + 1)
0 Q(t)
1 ¬Q(t)
Tabla de funcionamiento de un ﬂip ﬂop T.

4. Cálculo de las ec. booleanas del siguiente estado Casa abierta al tiempo
Inserta mapas K aquí :)
Ecuaciones boolenas
t2 = ctrl ∧ ¬q1 ∧ ¬q0 ∨ ¬ctrl ∧ q1 ∧ q0
t1 = ctrl ⊕ q0
t0 = 1

Diseño de FSM con flip flops D Casa abierta al tiempo
Problema
El diagrama de estados de la derecha
corresponde a la unidad de control de
una ruta de datos que calcula el
factorial de un número. A partir de
esta información, diseñe una FSM con
flip-flops tipo D.
s1
s2s3
s0 status
status
¬status
¬status
0001 0010
01001000
Diagrama de estados de la unidad de control de
un procesador que calcula el factorial de un
número.

Observación
En ocasiones, al diseñador de FSM se
le proporciona el diagrama de estados
y a partir de este debe diseñar la
máquina.
s1
s2s3
s0 status
status
¬status
¬status
0001 0010
01001000
Diagrama de estados de la unidad de control de
un procesador que calcula el factorial de un
número.

Codificación one-hot
Consiste en hacer que la memoria de
la FSM tenga tantos flip flops D
como estados y que solo un flip flop a
la vez almacene un uno. Para esto, la
FSM almacena los códigos que se
muestran en la tabla de la derecha.
sn s3 s2 s1 s0
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 1 0 0 0
1 0 0 0 0
Tabla códigos one-hot para una FSM con n
estados.

Sequential

Recomendados

Recomendados

Más contenido relacionado

La actualidad más candente

La actualidad más candente (19)

Similar a Sequential

Similar a Sequential (20)

Más de UAM AZC

Más de UAM AZC (20)

Último

Último (20)

Sequential