El documento describe los pasos para crear circuitos digitales que cuenten en binario hasta 9 y 5 para las unidades y decenas respectivamente. Incluye tablas de estados, excitación y Karnaugh para contadores JK de 4 bits y 3 bits que implementarán la funcionalidad deseada, así como los diagramas del circuito completo.
1. TABLAS PARA EL CONTADOR DE LAS UNIDADES
TABLA DE ESTADOS
Actual Salida Sig. Edo.
A 0000 B
B 0001 C
C 0010 D
D 0011 E
E 0100 F
F 0101 G
G 0110 H
H 0111 I
I 1000 J
J 1001 A
TABLA DE EXCITACIÓN
Estado Actual Salida Estados Siguiente Q3
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 0 0 0 0 1
0 0 0 1 0 0 0 1 0 0 1 0
0 0 1 0 0 0 1 0 0 0 1 1
0 0 1 1 0 0 1 1 0 1 0 0
0 1 0 0 0 1 0 0 0 1 0 1
0 1 0 1 0 1 0 1 0 1 1 0
0 1 1 0 0 1 1 0 0 1 1 1
0 1 1 1 0 1 1 1 1 0 0 0
1 0 0 0 1 0 0 0 1 0 0 1
1 0 0 1 1 0 0 1 0 0 0 0
Lo que se pretende hacer es lo siguiente:
TABLA DE EXCITACIÓN DEL JK
J K 𝑸 𝒕+𝟏 𝑸 𝒕+𝟏
̅̅̅̅̅̅
0 0 0 0
1 X 0 1
X 1 1 0
0 0 1 1
2. 1ero: Se realizaran dos circuitos para la solución del problema.
2do: El primercontadorserá para lasunidades,que cuente de 0hasta 9, peroen binario,llegandoa
9 se regresara el contador a 0 y asi continuamente.
3ero: El segundocontadorserápara lasdecenas,que cuente de 0 hasta 5, peroen binario,llegando
a 5 se regresara el contador a 0 y así continuamente.
** El contador de las decenas se activara solo cuando el contador de unidades llegue hasta 9 y así
sucesivamente.
TABLA DE KARNAUGHT PARA EL CONTADOR DE LAS UNIDADES
J0=1
Q1
Q3 Q0
Q2 00 01 11 10
00 1 X X 1
01 1 X X 1
11 X X X X
10 1 X X X
J1=𝑸𝟑̅̅̅̅ Q0
Q1
Q3 Q0
Q2 00 01 11 10
00 0 1 X 0
01 0 1 X 0
11 X X X X
10 0 X X X
K0=1
Q1
Q3 Q0
Q2 00 01 11 10
00 X 1 1 X
01 X 1 1 X
11 X X X X
10 X 1 X X
K1=Q1 Q0
Q1
Q3 Q0
Q2 00 01 11 10
00 0 X 1 0
01 0 X 1 0
11 X X X X
10 0 X X X
3. J2= Q1 Q0
Q1
Q3 Q0
Q2 00 01 11 10
00 0 0 1 0
01 0 0 X 0
11 X X X X
10 0 0 X X
J3=Q2 Q1 Q0
Q1
Q3 Q0
Q2 00 01 11 10
00 0 0 0 0
01 0 0 1 0
11 X X X X
10 0 X X X
K2= Q1 Q0
Q1
Q3 Q0
Q2 00 01 11 10
00 0 0 X 0
01 0 0 1 0
11 X X X X
10 0 0 X X
K3= Q3 Q0
Q1
Q3 Q0
Q2 00 01 11 10
00 0 0 0 0
01 0 0 X 0
11 X X X X
10 0 1 X X
4. TABLAS PARA EL CONTADOR DE LAS DECENAS.
TABLA DE ESTADOS
Actual Salida Sig. Edo.
A 000 B
B 001 C
C 010 D
D 011 E
E 100 F
F 101 A
TABLA DE EXCITACIÓN
Estado Actual Salida Estados Siguiente Q3
Q2 Q1 Q0 Q2 Q1 Q0 Q2 Q1 Q0
0 0 0 0 0 0 0 0 1
0 0 1 0 0 1 0 1 0
0 1 0 0 1 0 0 1 1
0 1 1 0 1 1 1 0 0
1 0 0 1 0 0 1 0 1
1 0 1 1 0 1 0 0 0
TABLA DE EXCITACIÓN DEL JK
J K 𝑸 𝒕+𝟏 𝑸 𝒕+𝟏
̅̅̅̅̅̅
0 0 0 0
1 X 0 1
X 1 1 0
0 0 1 1
5. TABLAS DEKARNAUGHT PARA EL CONTADOR DE LAS DECENAS.
J0=1
Q1
Q3 Q0
Q2 00 01 11 10
00 1 X X 1
01 1 X X X
J1= 𝑄2̅̅̅̅ Q0
Q1
Q3 Q0
Q2 00 01 11 10
00 0 1 X 0
01 0 0 X X
J2= Q1 Q0
Q1
Q3 Q0
Q2 00 01 11 10
00 0 0 1 0
01 0 X X X
K0=1
Q1
Q3 Q0
Q2 00 01 11 10
00 X 1 1 X
01 X 1 X X
K1= Q1 Q0
Q1
Q3 Q0
Q2 00 01 11 10
00 0 0 1 0
01 0 0 X X
K2= Q2 Q0
Q1
Q3 Q0
Q2 00 01 11 10
00 0 0 X 0
01 0 1 X X
6. AHORA CON LAS ECUACIONES OBTENIDAS SE PROSIGUE A SIMULAR LOS CIRCUITOS PARA
COMPROBAR QUE EFECTIVAMENTE REALIZAN LA FUNCION QUE SE DESEA.
Ecuaciones obtenidas para el contador de unidades (Con estas ecuaciones se realizaran los
circuitos):
J0=1 K0=1
J1=𝑄3̅̅̅̅ Q0 K1=Q1 Q0
J2= Q1 Q0 K2= Q1 Q0
J3=Q2 Q1 Q0 K3= Q3 Q0
Ecuaciones obtenidas para el contador de decenas (Con estas ecuaciones se realizaran los
circuitos):
J0=1 K0=1
J1= 𝑄2̅̅̅̅ Q0 K1= Q1 Q0
J2= Q1 Q0 K2= Q2 Q0
U1
DCD_HEX
U2A
74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1V1
60 Hz
5 V
VCC
5V
VCC
5V
VCC
5V
VCC
5V
U3A
74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U4A
74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U5A
74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U7A
74LS09D
U6A
74LS09D
U8A74LS09D
U9A
74LS09D
U10A
74LS05N
U2A
74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
VCC
5V
U3A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U4A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
V1
60 Hz
5 V
VCC
5V
VCC
5V
U7A
74LS09D
U1A
74LS09D
U5A74LS09D
U6
DCD_HEX
U10A
74LS05N
VCC
5V
7. El circuito completo sin codificador se muestra en el siguiente diagrama:
El circuito completo con codificador se muestra en el siguiente diagrama:
U1
DCD_HEX
U2A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1V1
170 Hz
5 V
VCC
5V
VCC
5V
VCC
5V
VCC
5V
U3A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U4A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U5A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U7A
74LS09D
U6A
74LS09D
U8A74LS09D
U9A
74LS09D
U10A
74LS05N
U11A
74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
VCC
5V
VCC
5V
VCC
5V
VCC
5V
U12A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U13A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U14A
74LS09D
U15A
74LS09D
U16A74LS09D
U17
DCD_HEX
U18A
74LS09D
U2A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1V1
170 Hz
5 V
VCC
5V
VCC
5V
VCC
5V
VCC
5V
VCC
5V
VCC
5V
VCC
5V
VCC
5V
U3A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U4A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U5A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U7A
74LS09D
U6A
74LS09D
U8A74LS09D
U9A
74LS09D
U10A
74LS05N
U11A
74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U12A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U13A74LS112N
1Q 5
~1Q 6
~1PR
4
1K2
~1CLR
15
1J3
1CLK1
U14A
74LS09D
U15A
74LS09D
U16A74LS09D
U18A
74LS09D U19
74LS48N
A7
B1
C2
D6
OA 13
OD 10
OE 9
OF 15
OC 11
OB 12
OG 14
~LT3
~RBI5
~BI/RBO4
U1
74LS48N
A7
B1
C2
D6
OA 13
OD 10
OE 9
OF 15
OC 11
OB 12
OG 14
~LT3
~RBI5
~BI/RBO4
U17
A B C D E F G
CK
U20
A B C D E F G
CK