Basándome en la información proporcionada, elegiría el compensador de adelanto y atraso de fase para implementar el sistema de control, por las siguientes razones: - Permite cumplir con los requerimientos de margen de fase (30°), error estacionario (1%) y margen de ganancia (10dB) según se indica en el enunciado. - Combina los efectos de mejora del margen de fase y velocidad de respuesta del compensador de adelanto, con la mejora de la estabilidad relativa del compensador de atraso.

1. La FT generalizada del compensador de adelanto de fase para efectos de diseño es como sigue:
Kc a (s + 1/aT)
Gc(s) = --------------------- con a>1
(s + 1/T)
Donde:
Kc es la ganancia del compensador necesaria para no afectar la magnitud del sistema a controlar
a es el factor de atenuación que determina la distancia entre zi y pi
T es el factor de alejamiento de zi y pi desde el origen.
Usualmente Kc a se presenta como un solo elemento de ganancia Kdc que se especifica según el
tipo de error estacionario que se desea corregir.
Para mejores resultados:
- Acercar zi al origen mejora Tr y Ts pero si se
acerca demasiado aumenta Mp.
- Alejar pi del origen y del zi mejora el Mp. -1/T -1/aT
El diagrama de bloques equivalente a este compensador sería:
Z(s)
Kdc
P(s)
Donde:
Kdc = Kc a Z(s) (s + 1/aT) con a>1
P(s) (s + 1/T)

2. El efecto del compensador de adelanto se observa si se analiza la respuesta en frecuencia y se ve
que el compensador es un filtro pasa altas con una fase máxima Фm y este ocurre a una frecuencia
ωm que será donde queremos ubicar el nuevo cruce de ganancia del sistema compensado.
0
-2
Magnitude (dB)
-4
-6
-8
-10
40
30
Pha (deg)
20
ase
Фm
10
0
-1 0 1 2
10 10 10 10 10
1/aT 1/T

3. Procedimiento de diseño del controlador de adelanto de fase:
Como ωm es l media geométrica entre l f
C la di ét i t las frecuencias d corte d l compensador se puede obtener:
i de t del d d bt
ωm = 1/( a T)
Y de la respuesta de fase se obtiene:
a = (1+ sen Фm) / (1- sen Фm)
Mientras que Kdc se obtiene de las constantes de error estático del sistema controlado, las cuales
serán especificaciones de diseño.
Pasos para diseñar el compensador de adelanto de fase:
1.- Con las especificaciones de error estático calcular Kc.
2.
2.- Mediante Bode o Nyquist determinar el MF del sistema no compensado pero con ganancia Kc.
3.- Calcular el Фm requerido por el compensador y agregar un margen de 5º a 10º para compensar el
desplazamiento del cruce de ganancia.
4.- Calcular a a partir de Фm.
p
5.- El cruce de ganancia deseado estará en ωm y será la frecuencia a la que el sistema no
compensado pero con Kc tenga una magnitud de –10 LOG10(a) dB.
6.- Calcular T
7.- Calcular Kdc
8.- Validar

4. EJERCICIO 2.1
Considere el sistema:
C id l i t
4
G(s) = -----------
s(s+2)
Diseñe un compensador de adelanto de fase tal que el nuevo MF sea de al menos 30º la 30º,
constante de error de velocidad Kv debe asegurar un máximo de 1% de error estacionario y un MG
al menos de 10dB.
Solucion:
100 (s+16.02)
Gc(s) = ---------------------------
(s+38.38)

5. RESUMEN:
El compensador d adelanto d f
d de d l t de fase añade un polo y un cero d d el cero está más a l d
ñ d l donde l tá á la derecha
h
del polo y el efecto general es reducir los tiempos de respuesta Tr y Ts.
La f
L fase de l t
d la trayectoria directa d l sistema en el nuevo cruce d ganancia se i
t i di t del i t l de i incrementa gracias a
t i
la fase máxima que incorpora el compensador. Esto mejora el MF.
La
L pendiente d l curva d magnitud en l cercanías d l cruce d ganancia se reduce l que
di t de la de it d las í del de i d lo
mejora la estabilidad relativa del sistema.
El ancho de banda del sistema se incrementa por lo que se mejora l velocidad d respuesta.
h d b d d l i t i t l j la l id d de t
El error estático no se modifica con el polo y cero.

6. Red de atraso de fase:
La f
L función de transferencia de un controlador de adelanto de f
ió d t f i d t l d d d l t d fase es:
(s+zi)
Gc(s) = -------------
(s+pi)
Donde pi < zi
Lo que se busca con esta FT es la de producir un corrimiento de fase es decir aumentar el margen
de fase de un sistema al cual se le conecte esta red en cascada
cascada.
Si se observa la respuesta en frecuencia de la red en adelanto de fase se aprecia fácilmente que se
trata de un filtro pasa bajas.
Si se observa la respuesta en el tiempo se aprecia que esta red desmejora velocidad de respuesta,
afecta el error en estado estable.

7. La FT generalizada del compensador de atraso de fase para efectos de diseño es como sigue:
Kc a (s + 1/aT)
Gc(s) = --------------------- con 0<a<1
(s + 1/T)
Donde:
K es la ganancia que se escoje para cumplir alguna exigencia de error estacionario
a es el factor de atenuación que determina la distancia entre zi y pi
T es el factor de alejamiento de zi y pi desde el origen.
Para mejores resultados:
- El polo y el cero deben estar muy cercanos.
- Ambos deben estar lo más cerca posible del origen.
-1/aT -1/T
El diagrama de bloques equivalente a este compensador sería:
Z(s)
Kdc
P(s)
Donde:
Kdc = Kc a Z(s) (s + 1/aT) con 0<a<1
P(s) (s + 1/T)

8. El efecto del compensador de atraso de fase se observa si se analiza la respuesta en frecuencia y se
ve que el compensador es un filtro pasa bajas con una fase mínima Фm y este ocurre a una
frecuencia ωm que será donde queremos ubicar el nuevo cruce de ganancia del sistema
compensado.
Фm
1/T 1/aT

9. Procedimiento de diseño del controlador de atraso de fase:
Como ωm es l media geométrica entre l f
C la di ét i t las frecuencias d corte d l compensador se puede obtener:
i de t del d d bt
T = 10 / (a Wm)
Y de la respuesta de fase se obtiene:
-| Kc G(jw)| / 20
| G( )|
a = 10
Mientras que K se obtiene de las constantes de error estático del sistema controlado, las cuales
serán especificaciones de diseño.
Pasos para diseñar el compensador de adelanto de fase:
1.- Con las especificaciones de error estático calcular Kc.
2.
2.- Determinar Wm como la frecuencia a la que se cumpliría el MF deseado con Kc.
4.- Calcular a con la ganancia del sistema con Kc en la frecuancia Wm.
6.- Calcular T
7.- Calcular Kdc
7 C l l Kd
8.- Validar

10. EJERCICIO 2.2
Considere el sistema:
C id l i t
4
G(s) = -----------
s(s+2)
Diseñe un compensador de atraso de fase tal que el nuevo MF sea de al menos 30º la constante
30º,
de error de velocidad Kv debe asegurar un máximo de 1% de error estacionario y un MG al menos
de 10dB.
Solucion:
2.4831 (s+0.285)
Gc(s) = ---------------------------
(s+0.007077)

11. RESUMEN:
El compensador d atraso d f
d de t de fase añade un polo y un cero d d el cero está más a l i
ñ d l donde l tá á la izquierda d l
i d del
polo y el efecto general es aumentar los tiempos de respuesta Tr y Ts.
La f
L fase de l t
d la trayectoria directa d l sistema en el nuevo cruce d ganancia se i
t i di t del i t l de i incrementa gracias a
t i
la fase mínima que incorpora el compensador en el cruce de ganancia. Esto mejora el MF.
El ancho d b d d l sistema se reduce por l que se d
h de banda del i t d lo desmejora l velocidad d respuesta.
j la l id d de t
El error estático no se modifica con el polo y cero.

12. Red de atraso y adelanto de fase:
Consiste en di
C i t disponer en cascada un compensador d adelanto d f
d d de d l t de fase con un compensador d
d de
atraso de fase que se han diseñado por separado.
El diagrama de bloques equivalente a este compensador sería:
Z(s)
Kdc
P(s)
Donde:
Kdc = K a Z(s) (s + 1/a1T1) s + 1/a2T2) con a1>1 y 0<a2<1
P(s) (s + 1/T1) (s + 1/T2)

13. EJERCICIO 2.3
Considere el sistema:
C id l i t
4
G(s) = -----------
s(s+2)
Diseñe un compensador de adelanto y atraso de fase tal que el nuevo MF sea de al menos 30º
30º,
la constante de error de velocidad Kv debe asegurar un máximo de 1% de error estacionario y un
MG al menos de 10dB.
Solucion:
2.4831 (s+16.02) (s+0.285)
Gc(s) = -------------------------------------------
(s+38.38) (s+0.007077)
¿Cuál de los 3 tomaría Ud. para implementar un sistema de control?